特許

J-GLOBAL ID：201203024835427711

パターン形成方法及びパターン形成装置

発明者： 村松 誠 ,  清野 由里子
出願人/特許権者： 東京エレクトロン株式会社 ,  株式会社東芝
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2011-029138
公開番号（公開出願番号）：特開2012-166302
出願日： 2011年02月14日
公開日（公表日）： 2012年09月06日
要約：

【課題】ブロック共重合体を用いて簡便にパターンを形成することが可能なパターン形成方法、及びパターン形成装置を提供する。【解決手段】少なくとも2種類のポリマーを含むブロック共重合体の膜を基板に形成するステップと、前記ブロック共重合体の膜を加熱するステップと、加熱された前記ブロック共重合体の膜に紫外光を照射するステップと、紫外光の照射を経た前記ブロック共重合体の膜に現像液を供給するステップとを含むパターン形成方法が提供される。【選択図】図1

請求項（抜粋）：

少なくとも2種類のポリマーを含むブロック共重合体の膜を基板に形成するステップと、 前記ブロック共重合体の膜を加熱するステップと、 加熱された前記ブロック共重合体の膜に紫外光を照射するステップと、 紫外光が照射された前記ブロック共重合体の膜に現像液を供給するステップと、 を含むパターン形成方法。

IPC (4件)：

B82B 3/00 ,  H01L 21/306 ,  H01L 21/027 ,  B82Y 40/00

FI (5件)：

B82B3/00 ,  H01L21/302 105A ,  H01L21/30 502R ,  H01L21/30 569E ,  B82Y40/00

Fターム (8件)：

5F004EA03 ,  5F004EA05 ,  5F004EA06 ,  5F004EA07 ,  5F004EA10 ,  5F004EA16 ,  5F046LA18 ,  5F146LA18

引用特許：

審査官引用 (2件)

• 2つの自己整合型独立ゲートを有するメモリの製作
  公報種別：公開公報   出願番号：特願2011-094901   出願人：コミッサリアアレネルジーアトミークエオゼネルジザルタナテイヴ, セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク
• ブロックコポリマーを含む層のパターン形成方法
  公報種別：公開公報   出願番号：特願2010-205890   出願人：東京応化工業株式会社, 独立行政法人理化学研究所

引用文献：

審査官引用 (3件)

• "Optimization of Diblock Copolymer Thin Film Self Assembly"
• "Simple and Versatile Methods To Integrate Directed Self-Assembly with Optical Lithography Using a P
• "Simple and Versatile Methods To Integrate Directed Self-Assembly with Optical Lithography Using a P