特許

J-GLOBAL ID：201203025253793132

発振回路及び電子機器

発明者： 相馬 弘之
出願人/特許権者： セイコーインスツル株式会社
代理人 (3件)： 久原 健太郎 ,  内野 則彰 ,  木村 信行
公報種別：公開公報
出願番号（国際出願番号）：特願2011-017052
公開番号（公開出願番号）：特開2012-160779
出願日： 2011年01月28日
公開日（公表日）： 2012年08月23日
要約：

【課題】本発明の目的は、実装基板に配置される水晶発振回路における浮遊容量Csを低減する手段を提供することである。【解決手段】本発明は、発振回路を構成するCMOSインバータの入出力端子間に接続する水晶振動子と、前記CMOSインバータの入力端子パッドへ接続する前記水晶振動子側の入力端子を含む入力配線ラインと、前記CMOSインバータの出力端子パッドへ接続する前記水晶振動子側の出力端子を含む出力配線ラインと、前記水晶振動子側の接地電源端子を含む接地電源配線ラインと、前記入力配線ラインと前記接地電源配線ラインとの間、及び前記出力配線ラインと前記接地配線ラインとの間に接続された容量素子と、を有する発振回路において、前記入力配線ラインと前記出力配線ラインとの間の少なくとも一部に前記接地電源配線ラインが配置されていることを特徴とする。【選択図】図1

請求項（抜粋）：

発振回路を構成するCMOSインバータの入出力端子間に接続する水晶振動子と、 前記CMOSインバータの入力端子パッドへ接続する前記水晶振動子側の入力端子を含む入力配線ラインと、 前記CMOSインバータの出力端子パッドへ接続する前記水晶振動子側の出力端子を含む出力配線ラインと、 前記水晶振動子側の接地電源端子を含む接地電源配線ラインと、 前記入力配線ラインと前記接地電源配線ラインとの間、及び前記出力配線ラインと前記接地電源配線ラインとの間に接続された容量素子と、 を有する発振回路において、 前記入力配線ラインと前記出力配線ラインとの間の少なくとも一部に前記接地電源配線ラインが配置されていることを特徴とする発振回路。

IPC (1件)：

H03B 5/32

FI (1件)：

H03B5/32 J

Fターム (12件)：

5J079AA04 ,  5J079BA39 ,  5J079BA43 ,  5J079FA01 ,  5J079FA05 ,  5J079FA19 ,  5J079FA21 ,  5J079FB43 ,  5J079GA04 ,  5J079GA09 ,  5J079HA06 ,  5J079HA25