特許

J-GLOBAL ID：201203033354093185

マルチゲート半導体デバイス

発明者： 高谷信一郎
出願人/特許権者： ウイン セミコンダクターズ コーポレーション
代理人 (2件)： 功力 妙子 ,  功力 栄治
公報種別：公開公報
出願番号（国際出願番号）：特願2010-278707
公開番号（公開出願番号）：特開2012-015482
出願日： 2010年12月15日
公開日（公表日）： 2012年01月19日
要約：

【課題】バランス抵抗器の接続されたゲート間伝導領域を有するマルチゲート半導体デバイスにおいて、スイッチ素子として使用した際の低挿入損失と素子サイズを抑えつつ、オフ時の非線形性を改善する。【解決手段】バランス抵抗器405のゲート間伝導領域への接続点をゲートの2つの両端より内側に設ける。好ましくはメアンダ状ゲートの屈曲領域4061に設ける。【選択図】図4A

請求項（抜粋）：

基板と、 基板上に形成された多層構造と、 多層構造上に形成された複数の電極フィンガにより成る第1のオーミック電極と、 多層構造上に形成された複数の電極フィンガにより成り、且つ、第1のオーミック電極に隣接して配置された第2のオーミック電極と、 第1及び第2のオーミック電極間の多層構造で形成されたチャネル層と、 第1及び第2のオーミック電極間に沿ってメアンダ状に配置された複数のゲート電極と、 複数のゲート電極のうち2つの隣接したゲート電極間に形成された少なくとも1つのゲート間伝導領域と、 少なくとも1つの抵抗素子を有し、多層構造、チャネル層、第1のオーミック電極、第2のオーミック電極及びゲート電極は電界効果トランジスタを形成し、且つ、隣接するゲート電極の間に配置された少なくとも1つのゲート間伝導領域は、抵抗素子を電気的に接続する少なくとも1つの接点を有し、且つ、抵抗素子とゲート間伝導領域との間の電気的接続は、各ゲート電極の2つの端部の間(最も末端を除く)の位置に形成されたこと を特徴とするマルチゲート半導体デバイス。

IPC (9件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/778 ,  H01L 27/095 ,  H01L 21/28 ,  H01L 29/417 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/80

FI (7件)：

H01L29/80 L ,  H01L29/80 H ,  H01L29/80 E ,  H01L21/28 301B ,  H01L29/50 J ,  H01L27/04 P ,  H01L29/80 W

Fターム (31件)：

4M104AA04 ,  4M104CC01 ,  4M104CC03 ,  4M104FF03 ,  4M104FF11 ,  4M104GG12 ,  4M104GG19 ,  5F038AR07 ,  5F038AR13 ,  5F038AR17 ,  5F038AR20 ,  5F038CA06 ,  5F038DF02 ,  5F038EZ20 ,  5F102GA17 ,  5F102GB01 ,  5F102GC01 ,  5F102GC05 ,  5F102GD01 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GM06 ,  5F102GN04 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR04 ,  5F102GS07 ,  5F102GS09 ,  5F102HC01

引用特許：

審査官引用 (1件)

• 半導体素子及びこれを備える通信機器
  公報種別：公開公報   出願番号：特願2006-194819   出願人：ソニー株式会社