特許
J-GLOBAL ID：201203033535458380
半導体テスト治具
発明者：
,
出願人/特許権者：
代理人 (2件)：
吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2011-116583
公開番号（公開出願番号）：特開2012-247196
出願日： 2011年05月25日
公開日（公表日）： 2012年12月13日
要約：
【課題】本発明は、テスト時に半導体の終端部での放電を防止することが可能な半導体テスト治具を提供することを目的とする。【解決手段】本発明による半導体テスト治具は、プローブピン3と、プローブピン3を平面視で囲むように設けられた絶縁物2とが配設された土台1と、土台1のプローブピン3および絶縁物2が配設された側の面に対向して配置され、土台1側の面上に被検体4を載置することが可能なステージ6とを備え、ステージ6に被検体4を載置して土台1とステージ6とが接近する方向に移動する際、プローブピン3が被検体4に形成された電極と接触すると共に、絶縁物2が被検体4に接触することを特徴とする。【選択図】図1
請求項（抜粋）：
プローブピンと、
前記プローブピンを平面視で囲むように設けられた絶縁物と、
が配設された治具土台と、
前記治具土台の前記プローブピンおよび前記絶縁物が配設された側の面に対向して配置され、前記治具土台側の面上に被検体を載置することが可能なステージと、
を備え、
前記ステージに前記被検体を載置して前記治具土台と前記ステージとが接近する方向に移動する際、前記プローブピンが前記被検体に形成された電極と接触すると共に、前記絶縁物が前記被検体に接触することを特徴とする、半導体テスト治具。
IPC (3件)：
G01R 31/26
, G01R 1/06
, H01L 21/66
G01R31/26 J
, G01R1/06 Z
, H01L21/66 B
2G003AA01
, 2G003AA02
, 2G003AE01
, 2G003AE02
, 2G003AG03
, 2G003AH07
, 2G011AB06
, 2G011AB09
, 2G011AC00
, 2G011AE03
, 2G011AF07
, 4M106AA01
, 4M106AA02
, 4M106BA01
, 4M106BA14
, 4M106DD03
, 4M106DD30
