特許

J-GLOBAL ID：201203035933274127

半導体装置の製造方法

発明者： 内田 孝裕 ,  大林 茂樹 ,  米津 俊明 ,  岩本 猛 ,  河野 和史 ,  荒川 政司
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2012-072740
公開番号（公開出願番号）：特開2012-147009
出願日： 2012年03月28日
公開日（公表日）： 2012年08月02日
要約：

【課題】ヒューズ(FUSE)を備えた半導体装置の信頼性を向上する。【解決手段】半導体基板11の主面上に形成にされた多層配線を構成する層M1〜M6のうちの層M4に設けられた電気溶断型の救済用のヒューズ4aおよび試験用のヒューズ4bと、ヒューズ4aの近傍であって層M2および層M6に設けられた一対の導電板10aと、ヒューズ4bの近傍であって層M3および層M5に設けられた一対の導電板10bとから構成する。ヒューズ4bと導電板10bとの間が、ヒューズ4aと導電板10aとの間より近いものとする。【選択図】図6

請求項（抜粋）：

半導体基板と、 前記半導体基板の主面上に形成された多層配線と、 前記多層配線のうちの中間層に設けられ、電気溶断型の第1ヒューズと、 前記中間層と同層に設けられ、前記第1ヒューズと同一形状の電気溶断型の第2ヒューズと、 前記第1ヒューズの近傍であって、前記中間層の上層および下層に設けられた一対の第1導電板と、 前記第2ヒューズの近傍であって、前記中間層の上層および下層に設けられた一対の第2導電板とを有する半導体装置の製造方法であって、 前記第2ヒューズに所定の電流/電圧を印加して前記第2ヒューズの抵抗値を測定することによって、前記第2ヒューズの抵抗値を前記第1ヒューズの抵抗値と同定することを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 21/82 ,  H01L 21/320 ,  H01L 23/532 ,  H01L 21/768 ,  H01L 23/522 ,  H01L 21/822 ,  H01L 27/04

FI (7件)：

H01L21/82 F ,  H01L21/88 M ,  H01L21/88 S ,  H01L21/88 Z ,  H01L21/82 R ,  H01L21/82 T ,  H01L27/04 T

Fターム (58件)：

5F033HH11 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM02 ,  5F033QQ37 ,  5F033QQ48 ,  5F033UU03 ,  5F033VV01 ,  5F033VV04 ,  5F033VV05 ,  5F033VV11 ,  5F033VV12 ,  5F033VV16 ,  5F033XX01 ,  5F033XX22 ,  5F033XX37 ,  5F038AR13 ,  5F038AR19 ,  5F038AR25 ,  5F038AV15 ,  5F038CA02 ,  5F038CA05 ,  5F038CD02 ,  5F038CD10 ,  5F038CD12 ,  5F038CD18 ,  5F038DF05 ,  5F038DT12 ,  5F038EZ11 ,  5F038EZ20 ,  5F064BB03 ,  5F064BB13 ,  5F064BB14 ,  5F064BB19 ,  5F064BB31 ,  5F064CC10 ,  5F064DD09 ,  5F064DD10 ,  5F064DD12 ,  5F064DD13 ,  5F064DD24 ,  5F064DD39 ,  5F064EE08 ,  5F064EE09 ,  5F064EE14 ,  5F064EE23 ,  5F064EE26 ,  5F064EE27 ,  5F064EE32 ,  5F064EE42 ,  5F064EE48 ,  5F064FF02 ,  5F064FF27 ,  5F064FF32 ,  5F064FF34 ,  5F064FF46 ,  5F064FF60 ,  5F064GG10