特許

J-GLOBAL ID：201203038296810728

不揮発性半導体記憶装置、及び読み出し電圧検出方法

発明者： 須藤 直昭
出願人/特許権者： 株式会社サムスン横浜研究所
代理人 (5件)： 志賀 正武 ,  高橋 詔男 ,  渡邊 隆 ,  鈴木 三義 ,  村山 靖彦
公報種別：公開公報
出願番号（国際出願番号）：特願2010-283126
公開番号（公開出願番号）：特開2012-133832
出願日： 2010年12月20日
公開日（公表日）： 2012年07月12日
要約：

【課題】読み出し動作の信頼性が高い不揮発性半導体記憶装置、及び読み出し電圧検出方法を提供する。【解決手段】不揮発性半導体記憶装置100は、自装置の外部から第1データを取得するデータ入力バッファ102と、印加された電圧の電圧値に応じて第2データを出力する複数のメモリセルを有するNANDメモリセルアレイ108と、選択されたページに属するメモリセルに電圧値が順次変化する電圧を印加するワード線電圧制御回路107と、メモリセルから取得した第2データのエラーを検出するエラー検出回路104と、メモリセルから第2データを出力させるための読み出し電圧の最適値をエラーが検出された際にメモリセルに印加されていた電圧の電圧値に基づいて検出するワード線電圧補正回路106と、最適値を表すコードを自装置の外部に出力するデータ出力バッファ111とを備える。【選択図】図1

請求項（抜粋）：

自装置の外部から第1データを取得する取得部と、 印加された電圧の電圧値に応じて、第2データを出力する複数のメモリセルを有するメモリセルアレイと、 前記取得部が前記第1データを取得した際、選択されたページに属する前記メモリセルに、電圧値が順次変化する電圧を印加する電圧制御回路と、 前記メモリセルから第2データを取得し、取得した第2データにおけるエラーを検出するエラー検出回路と、 前記メモリセルから第2データを出力させるための読み出し電圧の最適値を、前記エラーが検出された際に前記メモリセルに印加されていた電圧の電圧値に基づいて検出する最適値検出回路と、 前記最適値を表すコードを自装置の外部に出力する出力部と、 を備えることを特徴とする不揮発性半導体記憶装置。

IPC (3件)：

G11C 16/02 ,  G11C 29/42 ,  G11C 16/06

FI (6件)：

G11C17/00 613 ,  G11C29/00 631D ,  G11C17/00 639C ,  G11C17/00 633B ,  G11C17/00 631 ,  G11C17/00 601E

Fターム (28件)：

5B125BA02 ,  5B125CA14 ,  5B125CA19 ,  5B125DA01 ,  5B125DA03 ,  5B125DA09 ,  5B125DD06 ,  5B125DE07 ,  5B125DE08 ,  5B125DE12 ,  5B125DE14 ,  5B125DE20 ,  5B125EA05 ,  5B125EA10 ,  5B125EC06 ,  5B125EE19 ,  5B125EF02 ,  5B125EF03 ,  5B125EG08 ,  5B125EG14 ,  5B125EH05 ,  5B125EK06 ,  5B125FA01 ,  5B125FA04 ,  5B125FA06 ,  5L106AA10 ,  5L106BB01 ,  5L106FF05