特許
J-GLOBAL ID:201203039667402993
半導体用フィルムおよび半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (2件):
増田 達哉
, 朝比 一夫
公報種別:公開公報
出願番号(国際出願番号):特願2010-180057
公開番号(公開出願番号):特開2012-039025
出願日: 2010年08月11日
公開日(公表日): 2012年02月23日
要約:
【課題】ピックアップ性の向上を図り、信頼性の高い半導体装置を製造可能な半導体用フィルム、およびかかる半導体用フィルムを用いた半導体装置の製造方法を提供すること。【解決手段】半導体用フィルム10は接着層3上に半導体ウエハーを積層させ、ダイシングする際に半導体ウエハーを支持するとともに、個片化により形成された個片をピックアップする際に第1粘着層1と接着層3との間が剥離する。半導体用フィルム10は、接着層3と第1粘着層1との間の23°Cにおける密着力をA1[N/m]、第1粘着層1と第2粘着層2との間の23°Cにおける密着力をA2[N/m]としたとき、A1≦0.1×A2の関係を満足し、接着層3と第1粘着層1との間の80°Cにおける密着力をB1[N/m]、第1粘着層1と第2粘着層2との間の80°Cにおける密着力をB2[N/m]としたとき、B1≦0.2×B2の関係を満足することを特徴とするものである。【選択図】図1
請求項(抜粋):
接着層と粘着層と支持フィルムとがこの順で積層されてなり、前記接着層の前記粘着層と反対側の面に半導体ウエハーを積層させ、この状態で該半導体ウエハーおよび前記接着層を切断してそれぞれ個片化し、得られた個片を前記支持フィルムからピックアップする際に用いる半導体用フィルムであって、
前記粘着層は、前記接着層と接する第1粘着層と、当該第1粘着層の前記接着層とは反対の面上に設けられた第2粘着層とを有し、
前記接着層と前記第1粘着層との間の23°Cにおける密着力をA1[N/m]、前記第1粘着層と前記第2粘着層との間の23°Cにおける密着力をA2[N/m]としたとき、A1≦0.1×A2の関係を満足し、
前記接着層と前記第1粘着層との間の80°Cにおける密着力をB1[N/m]、前記第1粘着層と前記第2粘着層との間の80°Cにおける密着力をB2[N/m]としたとき、B1≦0.2×B2の関係を満足することを特徴とする半導体用フィルム。
IPC (6件):
H01L 21/301
, C09J 7/02
, C09J 201/00
, C09J 133/00
, C09J 171/12
, C09J 161/04
FI (6件):
H01L21/78 M
, C09J7/02 Z
, C09J201/00
, C09J133/00
, C09J171/12
, C09J161/04
Fターム (56件):
4J004AA05
, 4J004AA10
, 4J004AA11
, 4J004AA12
, 4J004AB01
, 4J004AB05
, 4J004CA03
, 4J004CA04
, 4J004CA06
, 4J004CC03
, 4J004CC06
, 4J004CE01
, 4J004CE03
, 4J004DB02
, 4J004EA05
, 4J004EA06
, 4J004FA05
, 4J004FA08
, 4J040BA202
, 4J040CA001
, 4J040DF001
, 4J040DN032
, 4J040DN072
, 4J040EB031
, 4J040EE061
, 4J040EF282
, 4J040FA132
, 4J040FA252
, 4J040FA292
, 4J040HA136
, 4J040HA306
, 4J040HA356
, 4J040HB18
, 4J040HB22
, 4J040HC01
, 4J040HC23
, 4J040HD02
, 4J040HD30
, 4J040HD41
, 4J040JA02
, 4J040JA09
, 4J040JB02
, 4J040JB07
, 4J040JB09
, 4J040KA12
, 4J040KA13
, 4J040KA16
, 4J040KA17
, 4J040KA23
, 4J040KA26
, 4J040KA42
, 4J040LA06
, 4J040NA20
, 4J040PA20
, 4J040PA23
, 4J040PA42
引用特許:
前のページに戻る