特許

J-GLOBAL ID：201203041605674525

演算増幅回路

発明者： 江藤 俊之
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2011-011536
公開番号（公開出願番号）：特開2012-156611
出願日： 2011年01月24日
公開日（公表日）： 2012年08月16日
要約：

【課題】セトリング速度を向上させる。【解決手段】差動入力信号を増幅する差動対(M1、M2、M19)と、差動対の一方および他方の出力端にそれぞれ接続される一方および他方のカスコード増幅器対(M9、M10)と、カスコード増幅器対の一方および他方の出力端にそれぞれゲートを接続し、差動対の一方および他方の出力端にそれぞれドレインを接続するソース接地の第1のMOSトランジスタ対(M11a、M12a)と、を備える。カスコード増幅器対の一方および他方の出力端にそれぞれゲートを接続し、差動対の他方および一方の出力端にそれぞれドレインを接続する、第1のMOSトランジスタ対と同一の導電型であるソース接地の第2のMOSトランジスタ対(M3a、M4a)をさらに備える。【選択図】図1

請求項（抜粋）：

差動入力信号を増幅する差動対と、 前記差動対の一方および他方の出力端にそれぞれ接続される一方および他方のカスコード増幅器対と、 前記カスコード増幅器対の一方および他方の出力端にそれぞれゲートを接続し、前記差動対の一方および他方の出力端にそれぞれドレインを接続するソース接地の第1のMOSトランジスタ対と、 前記カスコード増幅器対の一方および他方の出力端にそれぞれゲートを接続し、前記差動対の他方および一方の出力端にそれぞれドレインを接続する、第1のMOSトランジスタ対と同一の導電型であるソース接地の第2のMOSトランジスタ対と、 を備えることを特徴とする演算増幅回路。

IPC (1件)：

H03F 3/45

FI (1件)：

H03F3/45 Z

Fターム (18件)：

5J500AA01 ,  5J500AA12 ,  5J500AA47 ,  5J500AC53 ,  5J500AF17 ,  5J500AH10 ,  5J500AH17 ,  5J500AH29 ,  5J500AK02 ,  5J500AK06 ,  5J500AM08 ,  5J500AM13 ,  5J500AM17 ,  5J500AT01 ,  5J500DM03 ,  5J500DN12 ,  5J500DN23 ,  5J500DP02