特許
J-GLOBAL ID：201203041640023880
基板処理装置、基板処理方法及び記憶媒体
発明者：
出願人/特許権者：
代理人 (2件)：
井上 俊夫
, 瀧澤 宣明
公報種別：公開公報
出願番号（国際出願番号）：特願2012-038947
公開番号（公開出願番号）：特開2012-235087
出願日： 2012年02月24日
公開日（公表日）： 2012年11月29日
要約：
【課題】実運転に近い条件で、効率的に試運転を実行可能な基板処理装置等を提供する。【解決手段】搬送容器(FOUP1〜4)から基板Wを取り出して処理モジュール2にて処理を行い、元の搬送容器に戻す基板処理装置1において、選択部31は、基板搬送機構15、17や処理モジュール2の動作確認運転を行うモードの選択を受け付け、ジョブ設定部32は、動作確認用の複数のコントロールジョブ(CJ)を設定すると共に、基板Wに対して実行されるレシピであるプロセスジョブ(PJ)をCJ毎に設定し、制御部3は、順番が相前後する2つのCJのPJが並列で実行可能か判断する。【選択図】図1
請求項（抜粋）：
複数の基板に対して処理を行う基板処理装置において、
複数の基板を収納するための搬送容器を載置するための載置台と、
基板の処理を行うための複数の処理モジュールと、
前記載置台と前記処理モジュールとの間で基板を搬送するための基板搬送機構と、
少なくとも基板搬送機構または処理モジュールの動作確認運転を行うための動作確認モードを選択する選択部と、
動作確認用の複数のコントロールジョブを設定すると共に、これらコントロールジョブ毎に、前記搬送容器と当該搬送容器のスロットの位置とで特定される基板に対して実行するレシピを入力してプロセスジョブを設定するジョブ設定部と、
前記選択部から動作確認モードが選択され、前記複数のコントロールジョブを実行する際に、一のコントロールジョブのレシピと順番が一つ後のコントロールジョブのレシピとが並列で実行可能か判断する制御部と、を備えたことを特徴とする基板処理装置。
IPC (3件)：
H01L 21/02
, H01L 21/677
, H01L 21/304
H01L21/02 Z
, H01L21/68 A
, H01L21/304 648G
5F031CA02
, 5F031DA08
, 5F031FA01
, 5F031FA11
, 5F031GA02
, 5F031JA49
, 5F031MA03
, 5F031MA06
, 5F031MA13
, 5F031MA23
, 5F031PA04
, 5F157CD16
, 5F157CE02
, 5F157CE03
, 5F157CE08
, 5F157CE09
, 5F157CE59
, 5F157CF44
, 5F157DB45
