特許
J-GLOBAL ID:201203044609845897
トレンチの埋め込み方法および成膜システム
発明者:
,
出願人/特許権者:
代理人 (1件):
高山 宏志
公報種別:公開公報
出願番号(国際出願番号):特願2011-144733
公開番号(公開出願番号):特開2012-049509
出願日: 2011年06月29日
公開日(公表日): 2012年03月08日
要約:
【課題】 トレンチの内部に酸化障壁となる膜を形成しなくても、トレンチの内部に埋め込まれた埋め込み材料に空隙が発生することを抑制することが可能なトレンチの埋め込み方法を提供すること。【解決手段】 少なくともトレンチ6の側壁に酸化膜7が形成されている半導体基板1を加熱し、半導体基板1の表面にアミノシラン系ガスを供給して半導体基板1上にシード層8を形成し、シード層8が形成された半導体基板1を加熱し、シード層8の表面にモノシランガスを供給してシード層8上にシリコン膜9を形成し、シリコン膜9が形成された半導体基板1のトレンチ6を、焼成することで収縮する埋め込み材料10を用いて埋め込み、トレンチ6を埋め込む埋め込み材料10を、水及び/又はヒドロキシ基を含む雰囲気中で焼成するとともに、シリコン膜9、及びシード層8をシリコン酸化物に変化させる。【選択図】図2
請求項(抜粋):
(1) トレンチが形成され、少なくとも前記トレンチの側壁に酸化膜が形成されている半導体基板を加熱し、前記半導体基板の表面にアミノシラン系ガスを供給して前記半導体基板上にシード層を形成する工程と、
(2) 前記シード層が形成された半導体基板を加熱し、前記シード層の表面にモノシランガスを供給して前記シード層上にシリコン膜を形成する工程と、
(3) 前記シリコン膜が形成された半導体基板の前記トレンチを、焼成することで収縮する埋め込み材料を用いて埋め込む工程と、
(4) 前記トレンチを埋め込む前記埋め込み材料を、水及び/又はヒドロキシ基を含む雰囲気中で焼成するとともに、前記シリコン膜、及び前記シード層をシリコン酸化物に変化させる工程と
を含むことを特徴とするトレンチの埋め込み方法。
IPC (5件):
H01L 21/76
, H01L 21/316
, H01L 21/205
, H01L 21/31
, C23C 16/24
FI (5件):
H01L21/76 L
, H01L21/316 C
, H01L21/205
, H01L21/31 E
, C23C16/24
Fターム (59件):
4K030AA06
, 4K030AA09
, 4K030BA29
, 4K030CA04
, 4K030CA11
, 4K030DA02
, 4K030FA10
, 4K030LA15
, 5F032AA35
, 5F032AA45
, 5F032AA47
, 5F032AA50
, 5F032AA54
, 5F032AA70
, 5F032AA74
, 5F032AA77
, 5F032DA02
, 5F032DA09
, 5F032DA53
, 5F045AA03
, 5F045AA06
, 5F045AA20
, 5F045AB02
, 5F045AB32
, 5F045AC01
, 5F045AC07
, 5F045AC08
, 5F045AC09
, 5F045AC15
, 5F045AD08
, 5F045AD09
, 5F045AD11
, 5F045AE19
, 5F045AE21
, 5F045AE25
, 5F045AF03
, 5F045AF08
, 5F045BB19
, 5F045DP19
, 5F045DP28
, 5F045DQ05
, 5F045EB19
, 5F045EF03
, 5F045EF09
, 5F045EK06
, 5F045HA16
, 5F058BA02
, 5F058BC02
, 5F058BD04
, 5F058BE10
, 5F058BF04
, 5F058BF22
, 5F058BF23
, 5F058BF29
, 5F058BF55
, 5F058BF60
, 5F058BF63
, 5F058BH03
, 5F058BJ06
前のページに戻る