特許

J-GLOBAL ID：201203045509364081

遊技台

発明者： 木原 海俊
出願人/特許権者： 株式会社大都技研
代理人 (2件)： 横田 一樹 ,  佐原 雅史
公報種別：公開公報
出願番号（国際出願番号）：特願2012-090783
公開番号（公開出願番号）：特開2012-223575
出願日： 2012年04月12日
公開日（公表日）： 2012年11月15日
要約：

【課題】安定した遊技制御をおこなうことができる遊技台を提供する。【解決手段】CPUは、特定のレジスタと第一から第四のレジスタとを少なくとも備え、特定のレジスタに値をセットする機能としては、直値により値をセットする第一の機能のみを有している。また、第一のレジスタと第二のレジスタは、レジスタペアを構成可能であり、CPUは、所定の命令を受けたことに基づいて第一の処理を行う第二の機能を有している。また、第三のレジスタには、第一の処理によって、レジスタペアに格納された値によって示される第一のアドレスが示す領域に格納された値がセットされるものであり、第四のレジスタには、第一の処理によって、第一のアドレスと連続する第二のアドレスが示す領域に格納された値がセットされるものであり、レジスタペアには、第一の処理によって、第二のアドレスと連続する第三のアドレスを示す値が格納されるものである。【選択図】図36

請求項（抜粋）：

遊技制御プログラムに基づいて遊技制御処理を少なくとも実行可能なCPUを少なくとも含んで構成されたマイクロプロセッサを備えた遊技台であって、 前記遊技台は、ぱちんこ機またはスロットマシンであり、 前記CPUは、特定のレジスタと第一から第四のレジスタとを少なくとも備え、 前記CPUは、前記特定のレジスタに値をセットする機能のうち、ロード命令を受けたことに基づいて行われるものとしては、直値により値をセットする第一の機能のみを有し、 前記第一のレジスタと前記第二のレジスタの二つのレジスタの組み合わせは、所定のレジスタペアを構成可能なものであり、 前記CPUは、所定の命令を受けたことに基づいて第一の処理を行う第二の機能を有し、 前記第三のレジスタには、前記第一の処理によって、前記所定のレジスタペアに格納された値によって示される第一のアドレスが示す領域に格納された値がセットされるものであり、 前記第四のレジスタには、前記第一の処理によって、前記第一のアドレスと連続する第二のアドレスが示す領域に格納された値がセットされるものであり、 前記所定のレジスタペアには、前記第一の処理によって、前記第二のアドレスと連続する第三のアドレスを示す値が格納されるものである、 ことを特徴とする遊技台。

IPC (2件)：

A63F 7/02 ,  A63F 5/04

FI (3件)：

A63F7/02 334 ,  A63F7/02 326Z ,  A63F5/04 512Z

Fターム (52件)：

2C082AA02 ,  2C082AA06 ,  2C082AB03 ,  2C082AB12 ,  2C082AB16 ,  2C082AB25 ,  2C082BA02 ,  2C082BA22 ,  2C082BA35 ,  2C082BB02 ,  2C082BB13 ,  2C082BB14 ,  2C082BB15 ,  2C082BB78 ,  2C082BB80 ,  2C082BB83 ,  2C082BB85 ,  2C082BB93 ,  2C082BB94 ,  2C082BB96 ,  2C082CA02 ,  2C082CA04 ,  2C082CA23 ,  2C082CA24 ,  2C082CA27 ,  2C082CA29 ,  2C082CB04 ,  2C082CB16 ,  2C082CB23 ,  2C082CB33 ,  2C082CC01 ,  2C082CC13 ,  2C082CD03 ,  2C082CD06 ,  2C082CD12 ,  2C082CD13 ,  2C082CD18 ,  2C082CD51 ,  2C082CD55 ,  2C082CE15 ,  2C082DA52 ,  2C082DA54 ,  2C082DA58 ,  2C082DA63 ,  2C082DB07 ,  2C082DB17 ,  2C082EB03 ,  2C088BC30 ,  2C088BC45 ,  2C088BC68 ,  2C088CA17 ,  2C088EA10