表示装置及び表示装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：特許業務法人はるか国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-042849
公開番号（公開出願番号）：特開2012-182225
出願日： 2011年02月28日
公開日（公表日）： 2012年09月20日
要約：

【課題】オン電流を確保しつつ、オフ電流を低減した薄膜トランジスタを有する表示装置を提供することを目的とする。【解決手段】ゲート電極GTと、ゲート電極GTの上側に形成される結晶化された第1の半導体層MSと、第1の半導体層MSの上側に形成される、ソース電極STおよびドレイン電極DTと、第1の半導体層MSの側方から延伸して、ソース電極ST及びドレイン電極DTのうちの一方と第1の半導体層MSとの間に介在する第2の半導体層SLと、を有する表示装置であって、第2の半導体層SLは、第1の半導体層MSと接触して結晶化されて形成される第1部分SLaと、第1部分SLaよりも結晶性が低い第2部分SLbを有する、ことを特徴とする表示装置。【選択図】図3

請求項（抜粋）：

ゲート電極と、前記ゲート電極の上側に形成される結晶化された第1の半導体層と、前記第1の半導体層の上側に形成される、ソース電極およびドレイン電極と、前記第1の半導体層の側方から延伸して、前記ソース電極及び前記ドレイン電極のうちの一方と前記第1の半導体層との間に介在する第2の半導体層と、を有する表示装置であって、前記第2の半導体層は、前記第1の半導体層と接触して結晶化されて形成される第1部分と、前記第1部分よりも結晶性が低い第2部分を有する、ことを特徴とする表示装置。

IPC (6件)：

H01L 29/786 , H01L 21/336 , H01L 29/417 , H01L 21/28 , G02F 1/136 , H01L 21/205

FI (10件)：

H01L29/78 616S , H01L29/78 618Z , H01L29/78 616U , H01L29/78 616V , H01L29/78 618B , H01L29/78 616K , H01L29/50 M , H01L21/28 301A , G02F1/1368 , H01L21/205

Fターム (85件)：

2H092JA26 , 2H092JA40 , 2H092JA44 , 2H092JA47 , 2H092KA05 , 2H092KA12 , 2H092KA16 , 2H092KA19 , 2H092KB05 , 2H092KB24 , 2H092MA07 , 2H092MA08 , 2H092MA15 , 2H092MA17 , 2H092MA27 , 2H092MA29 , 2H092MA30 , 2H092NA22 , 2H092QA09 , 4M104AA01 , 4M104AA09 , 4M104BB01 , 4M104BB02 , 4M104BB16 , 4M104BB37 , 4M104BB39 , 4M104BB40 , 4M104CC01 , 4M104DD28 , 4M104DD37 , 4M104DD45 , 4M104DD63 , 4M104FF13 , 4M104FF31 , 4M104GG09 , 4M104GG14 , 4M104HH20 , 5F045AA03 , 5F045AA08 , 5F045AB04 , 5F045AB06 , 5F045AC01 , 5F045AD06 , 5F045AD07 , 5F045AE19 , 5F045AF03 , 5F045CA15 , 5F045DA61 , 5F045EH14 , 5F110AA06 , 5F110BB01 , 5F110CC07 , 5F110DD02 , 5F110EE04 , 5F110FF02 , 5F110FF29 , 5F110GG01 , 5F110GG02 , 5F110GG14 , 5F110GG22 , 5F110GG25 , 5F110GG39 , 5F110GG44 , 5F110GG45 , 5F110GG58 , 5F110HK03 , 5F110HK06 , 5F110HK09 , 5F110HK15 , 5F110HK16 , 5F110HK22 , 5F110HK25 , 5F110HK33 , 5F110HK35 , 5F110HM02 , 5F110HM15 , 5F110NN02 , 5F110NN12 , 5F110NN23 , 5F110NN24 , 5F110NN35 , 5F110NN71 , 5F110NN72 , 5F110PP02 , 5F110PP03

前のページに戻る