半導体装置の製造方法および半導体装置

発明者： , ,
出願人/特許権者：
代理人 (3件)：速水進治 , 野本可奈 , 天城聡
公報種別：公開公報
出願番号（国際出願番号）：特願2010-259079
公開番号（公開出願番号）：特開2012-114106
出願日： 2010年11月19日
公開日（公表日）： 2012年06月14日
要約：

【課題】基板表面にシリサイド膜が形成された半導体装置において、ゲート電極パターンの粗密に関わらず、コンタクトの深さの差を緩和する。【解決手段】半導体装置100は、活性領域(104)に、表面にシリコン酸化膜122aが選択的に形成されたシリサイド膜120aを形成する工程と、その上に、シリコン酸化膜120aとの間でエッチング選択比を有するライナー絶縁膜124を形成する工程と、その上に、ライナー絶縁膜124との間でエッチング選択比を有する絶縁膜(126)を形成する工程と、絶縁膜(126)、ライナー絶縁膜124、およびシリコン酸化膜122aを貫通してシリサイド膜120aに達する第1のコンタクトホール144を形成する工程と、により製造される。【選択図】図5

請求項（抜粋）：

基板の活性領域に、表面にシリコン酸化膜が選択的に形成されたシリサイド膜を形成する工程と、前記シリコン酸化膜上に、前記シリコン酸化膜との間でエッチング選択比を有するライナー絶縁膜を形成する工程と、前記ライナー絶縁膜上に、前記ライナー絶縁膜との間でエッチング選択比を有する絶縁膜を形成する工程と、前記絶縁膜、前記ライナー絶縁膜、および前記シリコン酸化膜を貫通して前記シリサイド膜に達する第1のコンタクトホールを形成する工程と、を含む半導体装置の製造方法。

IPC (8件)：

H01L 21/768 , H01L 21/28 , H01L 23/532 , H01L 21/320 , H01L 27/088 , H01L 21/823 , H01L 29/78 , H01L 21/336

FI (6件)：

H01L21/90 C , H01L21/28 301S , H01L21/28 L , H01L21/88 Q , H01L27/08 102D , H01L29/78 301N

Fターム (83件)：

4M104AA01 , 4M104BB01 , 4M104BB04 , 4M104BB18 , 4M104BB20 , 4M104BB21 , 4M104BB38 , 4M104CC01 , 4M104DD07 , 4M104DD16 , 4M104DD17 , 4M104DD78 , 4M104DD80 , 4M104DD84 , 4M104DD86 , 4M104DD89 , 4M104FF14 , 4M104FF16 , 4M104GG09 , 4M104GG14 , 4M104HH15 , 4M104HH20 , 5F033JJ11 , 5F033JJ19 , 5F033KK01 , 5F033KK25 , 5F033LL09 , 5F033NN06 , 5F033NN07 , 5F033QQ09 , 5F033QQ10 , 5F033QQ11 , 5F033QQ21 , 5F033QQ25 , 5F033QQ37 , 5F033QQ48 , 5F033QQ70 , 5F033QQ73 , 5F033QQ76 , 5F033QQ82 , 5F033QQ94 , 5F033RR04 , 5F033RR06 , 5F033SS11 , 5F033SS27 , 5F033XX00 , 5F033XX09 , 5F048AA07 , 5F048AC01 , 5F048BA01 , 5F048BB05 , 5F048BB08 , 5F048BB12 , 5F048BC03 , 5F048BC06 , 5F048BF06 , 5F048BF16 , 5F048BG01 , 5F048BG03 , 5F048DA25 , 5F048DA27 , 5F048DA30 , 5F140AA40 , 5F140BA01 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BG08 , 5F140BG34 , 5F140BG37 , 5F140BH14 , 5F140BJ08 , 5F140BJ11 , 5F140BJ15 , 5F140BJ17 , 5F140BJ27 , 5F140BK34 , 5F140CC01 , 5F140CC03 , 5F140CC08 , 5F140CE07 , 5F140CE19 , 5F140CF04

前のページに戻る