特許

J-GLOBAL ID：201203048697994606

銅結線のシード層の処理方法および処理装置

発明者： ハイムズ・ダイアン・ジェイ.
出願人/特許権者： ラム リサーチ コーポレーション
代理人 (1件)： 特許業務法人明成国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-118948
公開番号（公開出願番号）：特開2012-191226
出願日： 2012年05月24日
公開日（公表日）： 2012年10月04日
要約：

【課題】ダマシンプロセスによる銅の充填において、銅シード層の完全性を失わないように行う。【解決手段】誘電体層に半導体結線形状を形成するための方法は、誘電体層上に形成された形成されたバリア層上、および誘電体層のエッチング形状内に、銅シード層を蒸着する工程を含む。次いで、銅シード層は、酸化された層を銅シード層から除去するために処理を施される。次いで、その方法は、処理された銅シード層上に銅充填層を電気メッキする工程に進む。銅充填層は、誘電体層のエッチング形状を満たすよう構成されている。【選択図】図2A

請求項（抜粋）：

誘電体層に半導体結線形状を形成するための方法であって、 前記誘電体層上、およびバリア層を持つ前記誘電体層のエッチング形状内に、銅シード層を生成する工程と、 酸化された層を前記銅シード層上から除去するよう前記銅シード層を処理する工程と、 前記処理された銅シード層上に銅充填層を電気メッキする工程であって、前記銅充填層は、前記誘電体層の前記エッチング形状を充填するように構成されている工程と、を備える方法。

IPC (4件)：

H01L 23/532 ,  H01L 21/320 ,  H01L 21/768 ,  H01L 21/304

FI (3件)：

H01L21/88 R ,  H01L21/304 642B ,  H01L21/304 644

Fターム (32件)：

5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP14 ,  5F033PP27 ,  5F033QQ20 ,  5F033QQ48 ,  5F033QQ92 ,  5F033QQ94 ,  5F033QQ98 ,  5F033XX04 ,  5F033XX20 ,  5F157AA09 ,  5F157AA77 ,  5F157BA02 ,  5F157BB02 ,  5F157BC03 ,  5F157BC07 ,  5F157BD02 ,  5F157BE34 ,  5F157BE46 ,  5F157BF12