特許

J-GLOBAL ID：201203051164358202

三次元不揮発性半導体メモリ

発明者： 深野 剛
出願人/特許権者： 株式会社東芝
代理人 (18件)： 蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  勝村 紘 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2010-194622
公開番号（公開出願番号）：特開2012-054345
出願日： 2010年08月31日
公開日（公表日）： 2012年03月15日
要約：

【課題】ダミー積層構造に電荷が蓄積されることを防止する。【解決手段】実施形態に係わる三次元不揮発性半導体メモリは、半導体基板上に積み重ねられる複数のメモリセル及び複数のメモリセルに接続される複数の第1導電層を備えるメモリセルアレイ2と、半導体基板上に積み重ねられる複数の第2導電層を備え、メモリセルアレイ2を取り囲むダミー積層構造13と、メモリセルアレイ2上及びダミー積層構造13上に配置される金属層23Aとを備える。複数の第2導電層は、接地電位に固定される。【選択図】図9

請求項（抜粋）：

半導体基板と、前記半導体基板上に積み重ねられる複数のメモリセル及び前記複数のメモリセルに接続される複数の第1導電層を備えるメモリセルアレイと、前記半導体基板上に積み重ねられる複数の第2導電層を備え、前記メモリセルアレイを取り囲むダミー積層構造と、前記メモリセルアレイ上及び前記ダミー積層構造上に配置される金属層とを具備し、前記複数の第2導電層は、接地電位に固定されることを特徴とする三次元不揮発性半導体メモリ。

IPC (1件)：

H01L 27/10

FI (3件)：

H01L27/10 451 ,  H01L27/10 431 ,  H01L27/10 471

Fターム (14件)：

5F083EP02 ,  5F083EP22 ,  5F083EP76 ,  5F083FZ10 ,  5F083GA10 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083ZA21 ,  5F083ZA27