特許

J-GLOBAL ID：201203052725938706

半導体装置の製造方法

発明者： 由比 圭一 ,  中田 健 ,  眞壁 勇夫 ,  市川 弘之
出願人/特許権者： 住友電気工業株式会社
代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2010-171938
公開番号（公開出願番号）：特開2012-033708
出願日： 2010年07月30日
公開日（公表日）： 2012年02月16日
要約：

【課題】SiC基板に存在するマイクロパイプを、閉塞させることが可能な半導体装置の製造方法を提供することを目的とする。【解決手段】本発明は、SiC基板10上に、第1のGaN層18を成長させる工程と、第1のGaN層18上に、(横方向成長速度)/(縦方向成長速度)が、第1のGaN層18の成長に比べて小さい条件を用いることで成長された第2のGaN層20を形成する工程と、を有する半導体装置の製造方法である。【選択図】図3

請求項（抜粋）：

SiC基板上に第1のGaN層を成長する工程と、 前記第1のGaN層上に、(横方向成長速度)/(縦方向成長速度)が前記第1のGaN層の成長に比べて小さい条件で成長された第2のGaN層を形成する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/205 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/812

FI (2件)：

H01L21/205 ,  H01L29/80 H

Fターム (25件)：

5F045AA04 ,  5F045AB14 ,  5F045AB17 ,  5F045AC08 ,  5F045AC12 ,  5F045AD14 ,  5F045AE23 ,  5F045AE25 ,  5F045AF02 ,  5F045AF12 ,  5F045BB11 ,  5F045BB16 ,  5F045BB17 ,  5F045CA07 ,  5F045DA53 ,  5F045GB19 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102HC01