特許

J-GLOBAL ID：201203054990891781

半導体装置

発明者： 石 田 達 也
出願人/特許権者： 株式会社東芝
代理人 (5件)： 勝沼 宏仁 ,  佐藤 泰和 ,  川崎 康 ,  関根 毅 ,  赤岡 明
公報種別：公開公報
出願番号（国際出願番号）：特願2010-205760
公開番号（公開出願番号）：特開2012-064657
出願日： 2010年09月14日
公開日（公表日）： 2012年03月29日
要約：

【課題】本発明は、接続不良を抑制したコンタクト形成方法を備える半導体装置を提供するものである。【解決手段】半導体装置は、配線層を備える第1の回路領域と、第1の回路領域の上に形成された絶縁膜と、絶縁膜の上に形成され、シリサイド膜を備える第2の回路領域と、配線層上に設けられ、配線層と電気的に接続された下部コンタクトと、下部コンタクト上に設けられ、下部コンタクトと前記シリサイド膜とを電気的に接続する上部コンタクトとを有する。【選択図】図8

請求項（抜粋）：

配線層を備える第1の回路領域と、 前記第1の回路領域の上に形成された絶縁膜と、 前記絶縁膜の上に形成され、シリサイド膜を備える第2の回路領域と、 前記配線層上に設けられ、前記配線層と電気的に接続された下部コンタクトと、 前記下部コンタクト上に設けられ、前記下部コンタクトと前記シリサイド膜とを電気的に接続する上部コンタクトと、 を備える半導体装置。

IPC (5件)：

H01L 23/522 ,  H01L 21/768 ,  H01L 27/00 ,  H01L 21/823 ,  H01L 27/092

FI (5件)：

H01L21/90 B ,  H01L27/00 301C ,  H01L27/08 321F ,  H01L27/08 321K ,  H01L27/08 321G

Fターム (41件)：

5F033GG03 ,  5F033HH05 ,  5F033HH25 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ13 ,  5F033JJ19 ,  5F033JJ21 ,  5F033KK11 ,  5F033NN03 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ82 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033SS11 ,  5F033XX09 ,  5F048AB01 ,  5F048AB03 ,  5F048AC03 ,  5F048BA01 ,  5F048BA16 ,  5F048BA20 ,  5F048BF06 ,  5F048BF07 ,  5F048BF12 ,  5F048BF15 ,  5F048BF16 ,  5F048BG13 ,  5F048CB02 ,  5F048CB03