特許
J-GLOBAL ID:201203055573541480
半導体実装装置
発明者:
,
,
出願人/特許権者:
代理人 (3件):
志賀 正武
, 高橋 詔男
, 渡邊 隆
公報種別:公開公報
出願番号(国際出願番号):特願2010-152326
公開番号(公開出願番号):特開2012-015909
出願日: 2010年07月02日
公開日(公表日): 2012年01月19日
要約:
【課題】誘電体の厚みを確保し、パッチアンテナと半導体装置の短距離接続、低寄生インダクタンス接続を可能として、放射効率のよいパッチアンテナを内蔵した半導体実装装置を提供する。【解決手段】本発明の半導体実装装置1A(1)は、絶縁基板10と、該絶縁基板の一面側に配された誘電体層11と、該誘電体層上に配された第一端子部14a,14bと、該第一端子部にバンプ31を介して実装された高周波半導体30と、を少なくとも備えた半導体装置40に、パッチアンテナ20を構成するアンテナ部21を備える。該アンテナ部は、前記絶縁基板の他面側に配されたプリント基板50に設けられたアンテナ上面部22、該プリント基板、及び、該プリント基板においてアンテナ上面部が配された面と反対側の面に配された第一接地パターン51により構成されるとともに、前記第一端子部と前記プリント基板に配された第二端子部とが電気的に接続されている。【選択図】図1
請求項(抜粋):
絶縁基板と、前記絶縁基板の一面側に配された誘電体層と、
前記誘電体層上に配された1以上の第一端子部と、
前記1以上の第一端子部にバンプを介して実装された高周波半導体と、を少なくとも備えた半導体装置に、パッチアンテナを構成するアンテナ部を備えた半導体実装装置であって、
前記絶縁基板の他面側に配されたプリント基板と、
前記プリント基板の前記絶縁基板と対向する面a、または反対側の面bに配されたアンテナ上面部と、
前記プリント基板の前記面aに配され、一端部が前記アンテナ上面部と電気的に接続された伝送線路、及び1以上の第二端子部と、
前記プリント基板において前記アンテナ上面部が配された面と反対側の面に配された第一接地パターンと、を有し、
前記アンテナ部は、前記アンテナ上面部、前記プリント基板、及び前記第一接地パターンにより構成されるとともに、
前記第一端子部と前記第二端子部とが電気的に接続されていることを特徴とする半導体実装装置。
IPC (4件):
H01Q 13/08
, H01L 23/12
, H05K 1/02
, H01Q 23/00
FI (4件):
H01Q13/08
, H01L23/12 501B
, H05K1/02 N
, H01Q23/00
Fターム (19件):
5E338AA02
, 5E338BB75
, 5E338CC06
, 5E338CD32
, 5E338EE11
, 5J021AA01
, 5J021AB06
, 5J021CA03
, 5J021HA05
, 5J021JA08
, 5J045AA05
, 5J045AA07
, 5J045AB06
, 5J045DA10
, 5J045EA07
, 5J045HA03
, 5J045LA03
, 5J045MA01
, 5J045NA01
前のページに戻る