特許

J-GLOBAL ID：201203056661407502

成膜装置および光電変換素子の製造方法

発明者： 村上 直樹 ,  福永 敏明
出願人/特許権者： 富士フイルム株式会社
代理人 (2件)： 柳田 征史 ,  佐久間 剛
公報種別：公開公報
出願番号（国際出願番号）：特願2010-292260
公開番号（公開出願番号）：特開2012-142342
出願日： 2010年12月28日
公開日（公表日）： 2012年07月26日
要約：

【課題】厚み方向にGaのダブルグレーデッド構造を有し、かつ面内均一性を有するCIGS膜を効率的に製造する。【解決手段】膜用基板を一方向に搬送する基板搬送機構16を備え、成膜用基板Sの搬送方向Aに沿って最上流に、In蒸着源21とGa蒸着源22とが交互に配置されてなる行列状のIn-Ga第1蒸着源群31を配置し、制御部15により、搬送方向Aの最上流と最下流との間にGa/(In+Ga)比が最小、かつその最小のGa/(In+Ga)比が最上流または最下流でのGa/(In+Ga)比の半分以下となる領域が存在するように、各蒸着源21〜23、25からの蒸発量を制御する。【選択図】図2

請求項（抜粋）：

Cu、In、Ga、Seを含む化合物半導体膜を成膜用基板の一面に成膜する成膜装置であって、 蒸着室と、該蒸着室内において、前記成膜用基板を一方向に搬送する基板搬送機構と、前記蒸着室内に配置された、前記Cu、In,Ga、Seそれぞれを蒸着させるための複数のCu蒸着源、複数のIn蒸着源、複数のGa蒸着源およびSe蒸着源と、前記各蒸着源からの各元素の蒸発量を制御する制御部とを備え、 前記成膜用基板の搬送方向に沿って最上流に、前記In蒸着源と前記Ga蒸着源とが交互に配置されてなる行列状のIn-Ga第1蒸着源群が配置されており、 前記制御部が、前記搬送方向の前記最上流と最下流との間にGa/(In+Ga)比が最小、かつ該最小のGa/(In+Ga)比が前記最上流または前記最下流でのGa/(In+Ga)比の半分以下となる領域が存在するように、前記各蒸着源からの蒸発量を制御するものであることを特徴とする成膜装置。

IPC (4件)：

H01L 21/363 ,  C23C 14/24 ,  H01L 31/04 ,  C23C 14/06

FI (4件)：

H01L21/363 ,  C23C14/24 S ,  H01L31/04 E ,  C23C14/06 L

Fターム (26件)：

4K029AA02 ,  4K029AA09 ,  4K029AA24 ,  4K029AA25 ,  4K029BA41 ,  4K029CA01 ,  4K029DB03 ,  4K029DB14 ,  4K029JA10 ,  4K029KA01 ,  4K029KA03 ,  4K029KA09 ,  5F103AA01 ,  5F103BB02 ,  5F103BB08 ,  5F103DD30 ,  5F103LL04 ,  5F151AA09 ,  5F151AA10 ,  5F151CB11 ,  5F151CB14 ,  5F151FA02 ,  5F151FA06 ,  5F151FA08 ,  5F151GA03 ,  5F151HA19