特許
J-GLOBAL ID:201203062399641752
半導体装置
発明者:
出願人/特許権者:
代理人 (6件):
勝沼 宏仁
, 佐藤 泰和
, 川崎 康
, 関根 毅
, 赤岡 明
, 山ノ井 傑
公報種別:公開公報
出願番号(国際出願番号):特願2011-021748
公開番号(公開出願番号):特開2012-164699
出願日: 2011年02月03日
公開日(公表日): 2012年08月30日
要約:
【課題】バンド間トンネリングが横方向に起こる構造を有し、バンド間トンネリングが起こる領域が大きいトンネルトランジスタを備える半導体装置を提供する。【解決手段】第1上面S1と、第1上面S1よりも高さの低い第2上面S2と、第1上面と第2上面との間に存在する段差側面S3と、を有する段差が形成された基板。さらに、基板の段差側面S3と第2上面S2とに連続して形成されたゲート絶縁膜と、基板の段差側面S3に形成されたゲート絶縁膜に接するよう、第2上面S2上にゲート絶縁膜131を介して形成されたゲート電極132とを備える。さらに、基板内において、第1上面の下方に形成された第1導電型のソース領域121と、第2上面の下方に形成された第2導電型のドレイン領域122と、段差側面S3とソース領域122との間に形成された第2導電型の側方拡散領域123とを備える。【選択図】図1
請求項(抜粋):
第1上面と、前記第1上面よりも高さの低い第2上面と、前記第1上面と前記第2上面との間に存在する段差側面と、を有する段差が形成された基板と、
前記基板の前記段差側面と前記第2上面とに連続して形成されたゲート絶縁膜と、
前記基板の前記段差側面に形成された前記ゲート絶縁膜に接するよう、前記基板の前記第2上面上に前記ゲート絶縁膜を介して形成されたゲート電極と、
前記基板内において、前記第1上面の下方に形成された第1導電型のソース領域と、
前記基板内において、前記第2上面の下方に形成された第2導電型のドレイン領域と、
前記基板内において、前記段差側面と前記ソース領域との間に形成された第2導電型の側方拡散領域と、
を備える半導体装置。
IPC (8件):
H01L 29/786
, H01L 29/78
, H01L 21/336
, H01L 29/66
, H01L 27/088
, H01L 21/823
, H01L 21/76
, B82Y 10/00
FI (8件):
H01L29/78 622
, H01L29/78 301J
, H01L29/66 T
, H01L29/78 617S
, H01L27/08 102A
, H01L27/08 102B
, H01L21/76 L
, B82Y10/00
Fターム (69件):
5F032AA34
, 5F032AA44
, 5F032AA45
, 5F032AA66
, 5F032AA70
, 5F032AA77
, 5F032AA84
, 5F032BA01
, 5F032BB06
, 5F032CA17
, 5F032DA02
, 5F032DA23
, 5F032DA25
, 5F032DA33
, 5F032DA78
, 5F048AA04
, 5F048AC01
, 5F048BA16
, 5F048BB01
, 5F048BB05
, 5F048BB14
, 5F048BC01
, 5F048BC03
, 5F048BD04
, 5F048BF16
, 5F048BG13
, 5F048DA27
, 5F110AA07
, 5F110BB13
, 5F110CC10
, 5F110DD05
, 5F110DD13
, 5F110EE09
, 5F110EE32
, 5F110FF01
, 5F110FF02
, 5F110FF23
, 5F110FF26
, 5F110FF35
, 5F110GG02
, 5F110GG17
, 5F110GG37
, 5F110GG52
, 5F110HJ04
, 5F110HJ13
, 5F110HM02
, 5F110NN02
, 5F110NN23
, 5F110NN65
, 5F110QQ11
, 5F140AA29
, 5F140AB01
, 5F140AC13
, 5F140AC36
, 5F140BA01
, 5F140BD18
, 5F140BE07
, 5F140BF01
, 5F140BF04
, 5F140BG08
, 5F140BG12
, 5F140BG14
, 5F140BH30
, 5F140BH47
, 5F140BH49
, 5F140BJ27
, 5F140BK09
, 5F140BK13
, 5F140CB04
前のページに戻る