特許

J-GLOBAL ID：201203062917806442

半導体メモリ装置及びその動作方法

発明者： 洪 ▲ヨン▼ 玉
出願人/特許権者： エスケーハイニックス株式会社
代理人 (1件)： 特許業務法人中川国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-224721
公開番号（公開出願番号）：特開2012-142556
出願日： 2011年10月12日
公開日（公表日）： 2012年07月26日
要約：

【課題】不揮発性メモリ装置及びその製造方法を提供すること。【解決手段】本発明の不揮発性メモリ装置の製造方法は、セル領域及び周辺回路領域を有する基板上に層間絶縁膜及びゲート電極膜が交互に積層されたゲート構造物を形成するステップと、前記セル領域の前記ゲート構造物を選択的にエッチングして、複数層の前記ゲート電極膜を一方向から分離させる第1トレンチを形成するステップと、前記周辺回路領域のコンタクト予定領域に対応する前記ゲート構造物を選択的にエッチングして、第2トレンチを形成するステップと、を含む。【選択図】図2M

請求項（抜粋）：

セル領域及び周辺回路領域を有する基板上に層間絶縁膜及びゲート電極膜が交互に積層されたゲート構造物を形成するステップと、 前記セル領域の前記ゲート構造物を選択的にエッチングして、複数層の前記ゲート電極膜を一方向から分離させる第1トレンチを形成するステップと、 前記周辺回路領域のコンタクト予定領域に対応する前記ゲート構造物を選択的にエッチングして、第2トレンチを形成するステップと、 を含むことを特徴とする不揮発性メモリ装置の製造方法。

IPC (6件)：

H01L 27/115 ,  H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 21/336 ,  H01L 27/10

FI (3件)：

H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 481

Fターム (29件)：

5F083EP18 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083GA10 ,  5F083GA27 ,  5F083JA35 ,  5F083JA53 ,  5F083LA10 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083PR03 ,  5F083PR05 ,  5F083PR06 ,  5F083PR07 ,  5F083PR40 ,  5F083ZA01 ,  5F101BA45 ,  5F101BB05 ,  5F101BD02 ,  5F101BD16 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BH14 ,  5F101BH15 ,  5F101BH21