特許
J-GLOBAL ID:201203064883121944
半導体発光素子アレー、およびその製造方法
発明者:
,
,
,
出願人/特許権者:
,
代理人 (1件):
特許業務法人YKI国際特許事務所
公報種別:再公表公報
出願番号(国際出願番号):JP2008002956
公開番号(公開出願番号):WO2010-044129
出願日: 2008年10月17日
公開日(公表日): 2010年04月22日
要約:
本発明は、MOVPE選択成長法を用いて、同一基板上に複数の波長を有する半導体面発光素子を製造することを目的とする。具体的に、半導体結晶基板;前記基板の表面に配置された絶縁膜であって、前記絶縁膜は2以上の領域に区分されており、かつ前記2以上の領域のそれぞれには、前記基板の表面を露出させる2以上の開口部が形成されている絶縁膜;前記基板の表面から前記開口部を通って上方に延伸する半導体ロッドであって、前記延伸方向にn型半導体層とp型半導体層が積層されており、p-n接合を有する半導体ロッド、ならびに前記半導体結晶基板に接続された第一電極、および前記半導体ロッドの上部に接続された第二電極を含む半導体発光素子アレーであって、前記半導体ロッドの前記基板表面からの高さは、前記2以上の領域毎に異なる、半導体発光素子アレーが提供される。
請求項(抜粋):
半導体結晶基板、
前記半導体結晶基板の表面に配置された絶縁膜であって、
前記絶縁膜は2以上の領域に区分されており、かつ
前記2以上の領域のそれぞれには、前記基板の表面を露出させる2以上の開口部が形成されている絶縁膜、
前記基板の表面から前記開口部を通って上方に延伸する半導体ロッドであって、前記延伸方向にn型半導体層とp型半導体層が積層されており、p-n接合を有する半導体ロッド、ならびに
前記半導体結晶基板に接続された第一電極、および前記半導体ロッドの上部に接続された第二電極を含む半導体発光素子アレーであって、
前記半導体ロッドの前記基板表面からの高さは、前記2以上の領域毎に異なる、半導体発光素子アレー。
IPC (4件):
H01L 33/08
, H01L 21/203
, F21V 8/00
, B82Y 10/00
FI (4件):
H01L33/00 120
, H01L21/203 M
, F21V8/00 200
, B82Y10/00
Fターム (60件):
5F041AA12
, 5F041CA04
, 5F041CA05
, 5F041CA13
, 5F041CA65
, 5F041CA66
, 5F041CA88
, 5F041CB29
, 5F041EE01
, 5F041FF11
, 5F041FF14
, 5F045AA04
, 5F045AB06
, 5F045AB09
, 5F045AB10
, 5F045AB12
, 5F045AB14
, 5F045AB17
, 5F045AB18
, 5F045AB22
, 5F045AC01
, 5F045AC08
, 5F045AC19
, 5F045AD10
, 5F045AD11
, 5F045AF02
, 5F045AF03
, 5F045AF05
, 5F045AF09
, 5F045CA10
, 5F045CA11
, 5F045DA52
, 5F045DA55
, 5F045DB02
, 5F103AA04
, 5F103DD01
, 5F103DD03
, 5F103DD05
, 5F103DD08
, 5F103DD11
, 5F103DD13
, 5F103DD30
, 5F103GG01
, 5F103GG05
, 5F103GG06
, 5F103HH03
, 5F103KK01
, 5F103KK04
, 5F103LL02
, 5F103LL17
, 5F141AA12
, 5F141CA04
, 5F141CA05
, 5F141CA13
, 5F141CA65
, 5F141CA66
, 5F141CA88
, 5F141CB29
, 5F141FF11
, 5F141FF14
引用特許:
前のページに戻る