特許
J-GLOBAL ID：201203066279211822

薄膜トランジスタ及び薄膜トランジスタの製造方法

発明者：
松原 亮平

松原 亮平 について


出願人/特許権者：
凸版印刷株式会社

凸版印刷株式会社 について


代理人 (18件)： 蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  勝村 紘 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2010-217626
公開番号（公開出願番号）：特開2012-074504
出願日： 2010年09月28日
公開日（公表日）： 2012年04月12日
要約：
【課題】 ウェット法により電極を形成した場合においても、マイグレーションによる不具合が起きず、配線抵抗も十分小さく、かつトランジスタ特性の優れた薄膜トランジスタを提供すること。【解決手段】 基板10上にゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極、有機半導体層を有する薄膜トランジスタにおいて、前記ソース電極及び前記ドレイン電極が3層の積層体からなり、かつ3層の積層体の膜厚が第1層目、第2層目、第3層目の順に薄くする薄膜トランジスタである。【選択図】図1
請求項（抜粋）：
少なくとも基板上にゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極、有機半導体層を有する薄膜トランジスタにおいて、 前記ソース電極及び前記ドレイン電極が3層の積層体からなり、かつ該3層の積層体の膜厚が第1層目、第2層目、第3層目の順に薄くすることを特徴とする薄膜トランジスタ。
IPC (6件)：
H01L 29/786 ,  H01L 21/336 ,  H01L 29/417 ,  H01L 21/28 ,  H01L 21/288 ,  H01L 51/05
FI (9件)：
H01L29/78 616U ,  H01L29/78 618B ,  H01L29/78 616V ,  H01L29/78 626C ,  H01L29/78 616K ,  H01L29/50 M ,  H01L21/28 301B ,  H01L21/288 Z ,  H01L29/28 100A
Fターム (51件)：
4M104AA03 ,  4M104AA09 ,  4M104AA10 ,  4M104BB04 ,  4M104BB08 ,  4M104BB09 ,  4M104BB36 ,  4M104CC01 ,  4M104DD51 ,  4M104DD52 ,  4M104FF13 ,  4M104GG09 ,  5F110CC03 ,  5F110DD01 ,  5F110DD03 ,  5F110DD05 ,  5F110EE03 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110GG01 ,  5F110GG05 ,  5F110GG12 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK22 ,  5F110HK32 ,  5F110NN02 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN33 ,  5F110NN34 ,  5F110NN35 ,  5F110NN36 ,  5F110NN45
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM