特許
J-GLOBAL ID:201203066979298783

基板の製造方法、半導体デイバスの製造方法及び基板処理装置

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2010-291426
公開番号(公開出願番号):特開2012-138530
出願日: 2010年12月28日
公開日(公表日): 2012年07月19日
要約:
【課題】一度に処理する基板の枚数を増大させ、GaNのエピタキシャル膜の生産性を向上させることができる膜の形成方法及び基板処理装置を提供する。【解決手段】基板を処理室内に搬入する搬入工程と、前記処理室内にガリウム塩化物ガスを供給する第1ステップと、前記処理室から前記ガリウム塩化物ガスをパージする第1パージステップと、前記第1パージステップの後に前記処理室内にアンモニアガスを供給する第2ステップと、前記処理室から前記アンモニアガスをパージする第2パージステップとを有する初期膜形成工程と、前記初期膜形成工程の後に、前記処理室内に前記ガリウム塩化物ガスと前記アンモニアガスを同時に供給し、エピタキシャル膜を形成するエピ膜形成工程とによりGaN膜を形成する。【選択図】図5
請求項(抜粋):
基板を処理室内に搬入する搬入工程と、 前記処理室内にガリウム塩化物ガスを供給する第1ステップと、前記処理室から前記ガリウム塩化物ガスをパージする第1パージステップと、前記第1パージステップの後に前記処理室内にアンモニアガスを供給する第2ステップと、前記処理室から前記アンモニアガスをパージする第2パージステップとを有する初期膜形成工程と、 前記初期膜形成工程の後に、前記処理室内に前記ガリウム塩化物ガスと前記アンモニアガスを同時に供給し、エピタキシャル膜を形成するエピ膜形成工程とを具備する基板の製造方法。
IPC (2件):
H01L 21/205 ,  C23C 16/34
FI (2件):
H01L21/205 ,  C23C16/34
Fターム (37件):
4K030AA03 ,  4K030AA13 ,  4K030AA17 ,  4K030BA08 ,  4K030BA38 ,  4K030BB02 ,  4K030DA02 ,  4K030EA06 ,  4K030FA10 ,  4K030HA01 ,  4K030JA10 ,  4K030KA41 ,  4K030LA14 ,  5F045AA06 ,  5F045AB14 ,  5F045AC03 ,  5F045AC12 ,  5F045AD12 ,  5F045AD13 ,  5F045AD14 ,  5F045AD15 ,  5F045AD16 ,  5F045AE21 ,  5F045AE23 ,  5F045AE25 ,  5F045AF03 ,  5F045AF09 ,  5F045BB08 ,  5F045DA52 ,  5F045DA63 ,  5F045DP19 ,  5F045EB15 ,  5F045EF03 ,  5F045EF08 ,  5F045EK06 ,  5F045HA03 ,  5F045HA22

前のページに戻る