特許
J-GLOBAL ID:201203067613124800
映像処理方法、映像処理回路、液晶表示装置および電子機器
発明者:
,
出願人/特許権者:
代理人 (1件):
特許業務法人朝日特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2011-015578
公開番号(公開出願番号):特開2012-155212
出願日: 2011年01月27日
公開日(公表日): 2012年08月16日
要約:
【課題】横電界の影響による表示品位の低下を抑える。【解決手段】映像処理回路30は、ノーマリーブラックモードにおいて、映像信号Vid-inで指定される階調レベルに対応する液晶素子の印加電圧が第1電圧を下回る暗画素と、第2電圧以上である明画素との境界の一部であって、液晶分子のチルト方位で定まるリスク境界を境界から検出し、検出したリスク境界に接する暗画素および明」画素の少なくとも一方に対応する液晶素子への印加電圧を指定する映像信号を、1フレーム期間において当該リスク境界が存在する期間を短くするように、1フレームを構成する複数フィールドの少なくともいずれかのフィールドにおいて補正する。また、リスク境界は前フレームから現フレームにかけて変化した境界の中から検出されてもよい。【選択図】図1
請求項(抜粋):
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧を上回る第2画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出ステップと、
前記リスク境界検出ステップで検出されたリスク境界に接する前記第1および第2画素の少なくとも一方に対応する液晶素子への印加電圧を指定する映像信号を、1フレーム期間で当該リスク境界が存在する期間を短くするように、1フレームを構成する複数フィールドの少なくともいずれかのフィールドにおいて補正する補正ステップと
を有することを特徴とする映像処理方法。
IPC (3件):
G09G 3/36
, G09G 3/20
, G02F 1/133
FI (9件):
G09G3/36
, G09G3/20 612U
, G09G3/20 641P
, G09G3/20 641C
, G09G3/20 642A
, G09G3/20 670E
, G09G3/20 642D
, G02F1/133 550
, G02F1/133 525
Fターム (39件):
2H193ZA04
, 2H193ZA07
, 2H193ZB02
, 2H193ZC15
, 2H193ZC25
, 2H193ZC39
, 2H193ZD01
, 2H193ZD02
, 2H193ZD23
, 2H193ZE04
, 2H193ZF12
, 2H193ZF16
, 2H193ZF22
, 2H193ZF36
, 2H193ZQ06
, 2H193ZQ11
, 2H193ZR04
, 5C006AA16
, 5C006AC28
, 5C006AF19
, 5C006AF44
, 5C006AF45
, 5C006AF46
, 5C006BB16
, 5C006EC11
, 5C006FA18
, 5C006FA22
, 5C006FA25
, 5C080AA10
, 5C080BB05
, 5C080DD05
, 5C080DD07
, 5C080EE29
, 5C080JJ01
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ05
, 5C080JJ06
引用特許:
前のページに戻る