特許

J-GLOBAL ID：201203073701356444

半導体記憶装置およびその製造方法

発明者： 田中 正幸
出願人/特許権者： 株式会社東芝
代理人 (17件)： 蔵田 昌俊 ,  高倉 成男 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  井関 守三 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2011-073248
公開番号（公開出願番号）：特開2012-089817
出願日： 2011年03月29日
公開日（公表日）： 2012年05月10日
要約：

【課題】書き込み特性の向上を図る。【解決手段】半導体記憶装置の製造方法は、基板10上に、トンネル絶縁膜11を形成し、前記トンネル絶縁膜上に、導電体で構成される電荷蓄積層12を形成し、前記電荷蓄積層、前記トンネル絶縁膜、および前記基板を加工して、前記基板内に、前記電荷蓄積層および前記トンネル絶縁膜を分離する素子分離溝22を形成し、前記素子分離溝内に、上面が前記電荷蓄積層の下面より高く上面より低くなるように素子分離絶縁膜13を埋め込み、前記電荷蓄積層の表面に形成された自然酸化膜30を除去し、前記素子分離絶縁膜および前記電荷蓄積層の表面に、絶縁膜14を形成し、前記自然酸化膜の除去から前記絶縁膜の形成までが、その内部の酸素濃度がコントロールされた製造装置内で行われる。【選択図】 図1

請求項（抜粋）：

基板上に、トンネル絶縁膜を形成し、 前記トンネル絶縁膜上に、導電体で構成される電荷蓄積層を形成し、 前記電荷蓄積層、前記トンネル絶縁膜、および前記基板を加工して、前記基板内に、前記電荷蓄積層および前記トンネル絶縁膜を分離する素子分離溝を形成し、 前記素子分離溝内に、上面が前記電荷蓄積層の下面より高く上面より低くなるように素子分離絶縁膜を埋め込み、 前記電荷蓄積層の表面に形成された自然酸化膜を除去し、 前記素子分離絶縁膜および前記電荷蓄積層の表面に、絶縁膜を形成し、 前記自然酸化膜の除去から前記絶縁膜の形成までが、その内部の酸素濃度がコントロールされた製造装置内で行われることを特徴とする半導体記憶装置の製造方法。

IPC (4件)：

H01L 21/824 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L29/78 371 ,  H01L27/10 434

Fターム (45件)：

5F083EP03 ,  5F083EP23 ,  5F083EP27 ,  5F083EP53 ,  5F083EP54 ,  5F083EP55 ,  5F083EP56 ,  5F083EP57 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083GA06 ,  5F083GA09 ,  5F083GA10 ,  5F083GA21 ,  5F083GA27 ,  5F083JA04 ,  5F083NA01 ,  5F083NA06 ,  5F083PR03 ,  5F083PR05 ,  5F083PR06 ,  5F083PR12 ,  5F083PR15 ,  5F083PR33 ,  5F083PR40 ,  5F101BA12 ,  5F101BA23 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BB17 ,  5F101BC01 ,  5F101BD02 ,  5F101BD30 ,  5F101BD35 ,  5F101BF03 ,  5F101BF09 ,  5F101BH03 ,  5F101BH06 ,  5F101BH14 ,  5F101BH15 ,  5F101BH16 ,  5F101BH30