特許

J-GLOBAL ID：201203076009507571

半導体装置及びその製造方法

発明者： 三笠 典章
出願人/特許権者： エルピーダメモリ株式会社
代理人 (4件)： 棚井 澄雄 ,  高橋 詔男 ,  大房 直樹 ,  大浪 一徳
公報種別：公開公報
出願番号（国際出願番号）：特願2011-105376
公開番号（公開出願番号）：特開2012-134439
出願日： 2011年05月10日
公開日（公表日）： 2012年07月12日
要約：

【課題】本発明は、チャネル抵抗を減少させてオン電流を増加させることが可能で、かつ各トランジスタを独立して、安定して動作させることの可能な半導体装置及びその製造方法を提供することを課題とする。【解決手段】Y方向に延在するように半導体基板13に設けられ、底面18c及び対向する第1及び第2の側面18a,18bを有するゲート電極用溝18と、ゲート絶縁膜21を介して、ゲート電極用溝18の下部を埋め込むように配置されたゲート電極22と、ゲート電極用溝18を埋め込むように配置され、ゲート電極22の上面22aを覆う埋め込み絶縁膜24と、第1の側面18aに配置されたゲート絶縁膜21の上部21Aを覆うように、半導体基板13に設けられた第1の不純物拡散領域28と、少なくとも第2の側面18bに配置されたゲート絶縁膜21を覆うように、半導体基板13に設けられた第2の不純物拡散領域29と、を有する。【選択図】図2

請求項（抜粋）：

第1の方向に延在するように半導体基板に設けられ、底面及び対向する第1及び第2の側面を有するゲート電極用溝と、 ゲート絶縁膜を介して、前記ゲート電極用溝の下部を埋め込むように配置されたゲート電極と、 前記ゲート電極用溝を埋め込むように配置され、前記ゲート電極の上面を覆う埋め込み絶縁膜と、 前記第1の側面に配置された前記ゲート絶縁膜の上部を覆うように、前記半導体基板に設けられた第1の不純物拡散領域と、 少なくとも前記第2の側面に配置された前記ゲート絶縁膜を覆うように、前記半導体基板に設けられた第2の不純物拡散領域と、 を有することを特徴とする半導体装置。

IPC (4件)：

H01L 21/824 ,  H01L 27/108 ,  H01L 29/78 ,  H01L 21/336

FI (6件)：

H01L27/10 671B ,  H01L29/78 301S ,  H01L29/78 301G ,  H01L27/10 621C ,  H01L27/10 681A ,  H01L27/10 681D

Fターム (65件)：

5F083AD04 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083AD56 ,  5F083GA02 ,  5F083GA09 ,  5F083GA11 ,  5F083GA12 ,  5F083GA21 ,  5F083GA27 ,  5F083JA05 ,  5F083JA19 ,  5F083JA39 ,  5F083JA40 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16 ,  5F083LA21 ,  5F083MA03 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR05 ,  5F083PR07 ,  5F083PR10 ,  5F083PR36 ,  5F083PR40 ,  5F140AA00 ,  5F140AA30 ,  5F140AA39 ,  5F140AA40 ,  5F140AC32 ,  5F140BA01 ,  5F140BB01 ,  5F140BB05 ,  5F140BB06 ,  5F140BD01 ,  5F140BD05 ,  5F140BD09 ,  5F140BD10 ,  5F140BE03 ,  5F140BF10 ,  5F140BF11 ,  5F140BF17 ,  5F140BF42 ,  5F140BF43 ,  5F140BG20 ,  5F140BG27 ,  5F140BH05 ,  5F140BH30 ,  5F140BK12 ,  5F140CA02 ,  5F140CA03 ,  5F140CA04 ,  5F140CB04 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CC12 ,  5F140CC16 ,  5F140CE07