特許

J-GLOBAL ID：201203076756355861

半導体集積回路のレイアウト図面表示装置および表示方法

発明者： 山田 淳二
出願人/特許権者： エルピーダメモリ株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2011-029390
公開番号（公開出願番号）：特開2012-168753
出願日： 2011年02月15日
公開日（公表日）： 2012年09月06日
要約：

【課題】同一の配線層に遠距離配線と、短距離配線が混在している場合に、それらを区別して、見やすく表示する半導体集積回路のレイアウト図面表示装置を提供する。【解決手段】各々の配線の長さを算出する配線長算出部を備え、配線長算出部で算出された配線の長さが所定値より短いと判定された場合、配線を通常の表示濃度で表示し、それ以外の場合、通常の表示濃度より淡い濃度の色で表示することにより、短距離配線を見やすく表示することが可能になる。【選択図】図1

請求項（抜粋）：

半導体集積回路のレイアウトパターンを表示するレイアウト図面表示装置であって、 レイアウトパターンに含まれる複数の配線の長さを算出する配線長算出部を備え、 前記配線長算出部で算出された前記配線の長さに基づいて、前記配線の表示方法を変えることを特徴とする半導体集積回路のレイアウト図面表示装置。

IPC (1件)：

G06F 17/50

FI (3件)：

G06F17/50 672Z ,  G06F17/50 658E ,  G06F17/50 672A

Fターム (4件)：

5B046AA08 ,  5B046BA06 ,  5B046GA01 ,  5B046HA03