特許

J-GLOBAL ID：201203085401726426

設計支援プログラム、設計支援装置および設計支援方法

発明者： 樋口 博之 ,  松岡 英俊
出願人/特許権者： 富士通株式会社
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2010-251180
公開番号（公開出願番号）：特開2012-103861
出願日： 2010年11月09日
公開日（公表日）： 2012年05月31日
要約：

【課題】ワーストコーナーの管理をより簡易にすること。【解決手段】設計支援プログラム320aは、ワーストコーナー候補を複数の条件ごとに決定する処理をコンピュータに実行させる。設計支援プログラム320aは、許容範囲内に含まれるワーストコーナー候補同士を対応付ける処理をコンピュータに実行させる。設計支援プログラム320aは、対応付けられたワーストコーナー候補同士を一つのワーストコーナー候補とした場合に、複数の条件に対応するワーストコーナー候補の数が最小となるときのワーストコーナー候補を、ワーストコーナーとして決定する処理をコンピュータに実行させる。【選択図】図1

請求項（抜粋）：

コンピュータに、 複数の条件、設計対象を示す設計対象情報、および良品率に基づいて、前記設計対象の性能指標を算出するためのモデル関数のパラメータであって確率変数であるパラメータが張る性能指標の空間内における良品率に対応する等確率面上でのワーストコーナー候補を前記複数の条件ごとに決定し、許容範囲内に含まれる前記ワーストコーナー候補同士を対応付け、 対応付けられたワーストコーナー候補同士を一つのワーストコーナー候補とした場合に、前記複数の条件に対応するワーストコーナー候補の数が最小となるときのワーストコーナー候補を、前記複数の条件で前記設計対象の動作のシミュレーションを行う際のワーストコーナーとして決定する 処理を実行させることを特徴とする設計支援プログラム。

IPC (1件)：

G06F 17/50

FI (3件)：

G06F17/50 662G ,  G06F17/50 668S ,  G06F17/50 664B

Fターム (3件)：

5B046AA08 ,  5B046BA03 ,  5B046JA01

引用特許：

出願人引用 (2件)

• アナログ回路の最悪ケース性能モデル化
  公報種別：公開公報   出願番号：特願2000-361256   出願人：テキサスインスツルメンツインコーポレイテツド
• ワーストケース・モデルパラメータ生成方法及び装置
  公報種別：公開公報   出願番号：特願平10-094490   出願人：株式会社東芝