列ごとのイメージセンサADCおよびCDS

発明者： , , ,
出願人/特許権者：
代理人 (12件)：清水初志 , 春名雅夫 , 山口裕孝 , 刑部俊 , 井上隆一 , 佐藤利光 , 新見浩一 , 小林智彦 , 渡邉伸一 , 大関雅人 , 五十嵐義弘 , 川本和弥
公報種別：公表公報
出願番号（国際出願番号）：特願2012-504673
公開番号（公開出願番号）：特表2012-523750
出願日： 2010年04月08日
公開日（公表日）： 2012年10月04日
要約：

固体撮像装置がアナログ画素値をデジタルへと変換する。NビットDAC(20)に結合されたカウンタ(16)が、カウンタの内容に対応するアナログの傾斜を生成する。リップルカウンタ(90、92)が各々の列に関連している。アナログの傾斜が画素値と等しいときに、列比較器(22)がカウンタ素子をゲート制御する。カウンタの内容は、デジタル映像信号を生成するために映像出力バスにフィードされる。付加的な黒レベル読み出しカウンタ素子(26)は、固定パターンノイズの低減のための黒レベル値を作成し格納できる。付加的なバッファカウンタ/ラッチを採用できる。リップルカウンタは、デジタル映像レベルを得るためのカウンタとして、その後、映像レベルを出力バスへクロックアウトするためのシフトレジスタとして構成できる。DACカウンタとリップルカウンタのためのクロックは、同じかまたは異なるレートとすることができる。

請求項（抜粋）：

画素の配列からのアナログ画素値をデジタル映像信号に変換するための配置であって、前記配列は、複数の列、および少なくとも1つの行から形成され、各列は少なくとも1つの画素(12)を有し、各列は各々の画素値を与え;クロック信号のソース(17)は所定のレートでクロック信号を与え;カウントのソース(19)は、所定のシーケンスで一連のカウント値を与え;Nビットカウンタ(16)は、前記クロック信号のソース(17)に結合されたクロック入力を有し;前記Nビットカウンタに接続されたNビットDAC(20)は、前記カウンタに存在するカウントに対応するレベルを与える傾斜出力を有し;複数の比較器(22)はそれぞれ、前記列のうちの各々の1つに関連しているとともに、それぞれが、各々の画素値を受け取るように接続している1つの入力と前記NビットDAC(20)の傾斜出力を受け取る別の入力とを有し;複数のデジタルカウンタ配置(24)はそれぞれ、各々の画素値に対応する値までカウントするための、各々の列の比較器(22)に結合された入力を有し;かつ、映像出力バス(29)は前記デジタル出力映像信号を与え;かつ、前記複数のデジタルカウンタ配置は、デジタル記憶素子(64)の配列として形成され、前記デジタル記憶素子(64)は、それぞれが前記列のうちの各々の1つに関連しているとともに、それぞれが前記クロック信号のソースに結合され、ここで、前記複数のデジタル記憶素子のそれぞれは、「ラッチ(LATCH)」信号および「読み出し(READ OUT)」信号をそれぞれ受け取るための制御入力を含み、前記「ラッチ」信号が適用されるときには、各々の列に整列した前記デジタル記憶素子は、前記各々の画素値に対応する値を格納するために前記クロック信号をカウントし、かつ、前記「読み出し」信号が適用されるときには、前記記憶素子の配列は、シフトレジスタとして構成され、前記デジタル映像信号を生成するために、ある列から別の列、および前記映像出力バスへ順次に前記記憶素子の内容を移す手段として機能する、ことを特徴とし、また、前記「ラッチ」信号が適用されるときには、前記記憶素子(64)は、黒レベルのデジタル化中および映像レベルのデジタル化中に、それぞれ逆方向にカウントするか、黒レベルのデジタル化中に一方向にカウントし、次に、得られたカウントについて、その2の補数を得るために補数演算し、その後、映像レベルのデジタル化中において再度前記一方向において、それによって、2の補数計算によってもたらされる、前記画素のそれぞれの前記映像レベルと前記黒レベルとの間の差に相当するデジタル値を作成するように構成されるように適合していること、を特徴とする、配置。

IPC (1件)：

H04N 5/374

FI (1件)：

H04N5/335 745

Fターム (7件)：

5C024CX03 , 5C024GY31 , 5C024HX13 , 5C024HX18 , 5C024HX23 , 5C024HX32 , 5C024HX33

前のページに戻る