特許

J-GLOBAL ID：201203092507981600

記憶素子および記憶装置

発明者： 服部 真之介 ,  国清 敏幸 ,  中本 光則 ,  保田 周一郎
出願人/特許権者： ソニー株式会社
代理人 (4件)： 藤島 洋一郎 ,  三反崎 泰司 ,  長谷部 政男 ,  田名網 孝昭
公報種別：公開公報
出願番号（国際出願番号）：特願2010-208466
公開番号（公開出願番号）：特開2012-064808
出願日： 2010年09月16日
公開日（公表日）： 2012年03月29日
要約：

【課題】素子毎の電気特性のばらつきが低減された記憶素子および記憶装置を提供する。【解決手段】下部電極10、記憶層20および上部電極30をこの順に積層した記憶素子1において、記憶層20は抵抗変化層22と、可動原子を含むイオン源層21とを有する。抵抗変化層22は、下部電極10側から室温における可動原子の拡散係数が1.0×10-21m2/s以下の第1層22Aと第1層22Aとは拡散係数の異なる第2層22Bとの積層構造を有する。これにより、消去後の抵抗変化層22内における電子局在サイト21cの形成が抑制され、記憶素子毎の電気特性のばらつきが低減される。【選択図】図1

請求項（抜粋）：

第1電極、記憶層および第2電極をこの順に有し、 前記記憶層は、 互いに可動原子の拡散係数が異なる複数の層を有する抵抗変化層と、 前記抵抗変化層と前記第2電極との間に設けられたイオン源層と を備えた記憶素子。

IPC (3件)：

H01L 27/105 ,  H01L 45/00 ,  H01L 49/00

FI (3件)：

H01L27/10 448 ,  H01L45/00 Z ,  H01L49/00 Z

Fターム (16件)：

5F083FZ10 ,  5F083GA11 ,  5F083GA21 ,  5F083GA27 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083LA21 ,  5F083MA06 ,  5F083MA19 ,  5F083MA20 ,  5F083NA01 ,  5F083ZA21