特許

J-GLOBAL ID：201203094838331225

半導体装置

発明者： 水野 慎也
出願人/特許権者： 住友電気工業株式会社
代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2010-168638
公開番号（公開出願番号）：特開2012-028705
出願日： 2010年07月27日
公開日（公表日）： 2012年02月09日
要約：

【課題】エンハンスメントモードFETおよびデプリーションモードFETを容易に集積化すること。【解決手段】第1窒化物半導体よりなるチャネル層14と、前記チャネル層上に設けられ、前記第1窒化物半導体よりバンドギャップの大きい第2窒化物半導体よりなる電子供給層16と、前記電子供給層上に形成され、ショットキー接合を形成する第1ゲート電極28を、有するエンハンスメントモードFETと、前記電子供給層上のゲート絶縁膜を介し形成された第2ゲート電極30を有するデプリーションモードFETと、を具備する半導体装置。【選択図】図1

請求項（抜粋）：

第1窒化物半導体よりなるチャネル層と、 前記チャネル層上に設けられ、前記第1窒化物半導体よりバンドギャップの大きい第2窒化物半導体よりなる電子供給層と、 前記電子供給層上に形成され、ショットキー接合を形成する第1ゲート電極を、有するエンハンスメントモードFETと、 前記電子供給層上のゲート絶縁膜を介し形成された第2ゲート電極を有するデプリーションモードFETと、 を具備することを特徴とする半導体装置。

IPC (6件)：

H01L 27/095 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/823 ,  H01L 27/088

FI (3件)：

H01L29/80 E ,  H01L29/80 H ,  H01L27/08 102A

Fターム (20件)：

5F048AC02 ,  5F048AC09 ,  5F048BA03 ,  5F048BA15 ,  5F048BB01 ,  5F102GA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GN04 ,  5F102GQ01 ,  5F102GV08 ,  5F102HC01