特許

J-GLOBAL ID：201203096253539150

半導体記憶装置

発明者： 品川 勇一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2011-066711
公開番号（公開出願番号）：特開2012-203951
出願日： 2011年03月24日
公開日（公表日）： 2012年10月22日
要約：

【課題】1つの実施形態は、例えば、出荷後においてメモリセルの動作特性を変更できる半導体記憶装置を提供することを目的とする。【解決手段】1つの実施形態によれば、メモリセルアレイと記憶部と選択部と起動処理部と動作制御部とを有することを特徴とする半導体記憶装置が提供される。メモリセルアレイでは、複数のメモリセルが配列されている。記憶部は、選択される候補となる複数の動作パラメータを予め記憶する。選択部は、ユーザからの変更指示に応じて、前記複数の動作パラメータのうち前記メモリセルを動作させるために使用すべき動作パラメータを選択する。起動処理部は、ユーザからの起動指示に応じて、電源を起動するとともに、前記選択部により選択された動作パラメータを前記記憶部から読み出して使用可能な状態に設定する。動作制御部は、前記起動処理部により使用可能な状態に設定された動作パラメータを使用して、前記メモリセルを動作させる。【選択図】図1

請求項（抜粋）：

複数のメモリセルが配列されたメモリセルアレイと、 選択される候補となる複数の動作パラメータを予め記憶する記憶部と、 ユーザからの変更指示に応じて、前記複数の動作パラメータのうち前記メモリセルを動作させるために使用すべき動作パラメータを選択する選択部と、 ユーザからの起動指示に応じて、電源を起動するとともに、前記選択部により選択された動作パラメータを前記記憶部から読み出して使用可能な状態に設定する起動処理部と、 前記起動処理部により使用可能な状態に設定された動作パラメータを使用して、前記メモリセルを動作させる動作制御部と、 を備えたことを特徴とする半導体記憶装置。

IPC (3件)：

G11C 16/02 ,  G11C 16/06 ,  G11C 16/04

FI (4件)：

G11C17/00 601E ,  G11C17/00 631 ,  G11C17/00 625 ,  G11C17/00 601Z

Fターム (32件)：

5B125BA02 ,  5B125BA14 ,  5B125BA19 ,  5B125CA08 ,  5B125CA27 ,  5B125CA28 ,  5B125DA01 ,  5B125DA09 ,  5B125DB08 ,  5B125DB12 ,  5B125DB13 ,  5B125DC03 ,  5B125DC08 ,  5B125DC12 ,  5B125DC13 ,  5B125DD04 ,  5B125DD05 ,  5B125DD08 ,  5B125DE08 ,  5B125DE11 ,  5B125DE12 ,  5B125DE13 ,  5B125DE14 ,  5B125DE17 ,  5B125DE20 ,  5B125EA05 ,  5B125EA07 ,  5B125EA10 ,  5B125EF06 ,  5B125EK02 ,  5B125FA01 ,  5B125FA10