特許
J-GLOBAL ID：201203097844890227
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2010-173502
公開番号（公開出願番号）：特開2012-033802
出願日： 2010年08月02日
公開日（公表日）： 2012年02月16日
要約：
【課題】終端領域での素子破壊を抑制できる半導体装置を提供する。【解決手段】実施形態の半導体装置は、第1の電極13、第1導電形の第1の半導体層1、第1導電形の第2の半導体層2、第2導電形の第3の半導体層3、第1導電形の第4の半導体層4を順に備える。素子領域は、第1のトレンチ5の内部にゲート電極8を備える。環状構造の第2のトレンチ6が、前記第4の半導体層4及び前記第3の半導体層3を貫通して前記第2の半導体層2に達して、素子領域を内側に有する第1の領域と、前記第1の領域を外側で取り囲む第2の領域とを形成する。第1の開口部14が、隣り合う前記第1のトレンチ5間に設けられる。第1の開口部14より幅の広い第2の開口部15が、素子領域の外側の第1の領域に設けられる。第1の開口部14と第2の開口部15を介して、第2の電極17が第3の半導体3層及び第4の半導体層4に電気的に接続される。【選択図】図1
請求項（抜粋）：
第1導電形の第1の半導体層と、
前記第1の半導体層上に設けられ、前記第1の半導体層よりも第1導電形不純物濃度が低い第1導電形の第2の半導体層と、
前記第2の半導体層上に設けられた第2導電形の第3の半導体層と、
前記第3の半導体層上に設けられ、前記第2の半導体層よりも第1導電形不純物濃度が高い第1導電形の第4の半導体層と、
前記第4の半導体層及び前記第3の半導体層を貫通して前記第2の半導体層に達して前記第1の半導体層の表面と平行な第1の方向に延伸する複数の第1のトレンチの内壁に設けられた第1の絶縁膜と、
前記第1の絶縁膜を介して前記第1のトレンチ内に埋め込まれたゲート電極と、
前記第4の半導体層及び前記第3の半導体層を貫通して前記第2の半導体層に達する第2のトレンチであって、複数の前記ゲート電極を含む素子領域を内側に有する第1の領域と、前記第1の領域を外側で取り囲む第2の領域と、の間において前記第3の半導体層及び第4の半導体層をそれぞれ分割し、前記第1の方向に延伸する部分を有する環状構造の第2のトレンチの内壁に設けられた第2の絶縁膜と、
前記第1の領域と前記第2の領域の前記第4の半導体層上に設けられ、前記第1の絶縁膜及び前記第2の絶縁膜と接続され、前記第4の半導体層を外部から絶縁する第3の絶縁膜と、
前記第1の領域において前記第3の絶縁膜の上に設けられ、前記素子領域を囲み前記第1のトレンチの両端で前記ゲート電極と電気的に接続されたゲート配線層と、
前記ゲート電極、前記ゲート配線層、前記第2のトレンチ、及び前記第3の絶縁膜上に設けられ、前記ゲート電極と前記ゲート配線層とをそれぞれ外部から絶縁する層間絶縁膜と、
前記第1の半導体層の前記第2の半導体層とは反対側の表面に設けられた第1の電極と、
隣り合う前記第1のトレンチ間で、前記層間絶縁膜と、前記第3の絶縁膜と、前記第4の半導体層と、を貫通した第1の開口部と、前記第1の方向と直交する第2の方向において、前記複数の第1のトレンチのうち前記ゲート配線層に隣り合う第1のトレンチと前記ゲート配線層との間で、前記層間絶縁膜と、前記第3の絶縁膜と、前記第4の半導体層と、を貫通し前記第1の方向に延伸する第2の開口部と、を介して、前記第3の半導体層と前記第4の半導体層に電気的に接続された第2の電極と、
を備え、
前記第2の方向において、前記第1の開口部の幅よりも前記第2の開口部の幅が広いことを特徴とする半導体装置。
IPC (2件)：
FI (6件)：
H01L29/78 652N
, H01L29/78 653A
, H01L29/78 652M
, H01L29/78 652Q
, H01L29/78 652P
, H01L29/78 652S
