特許

J-GLOBAL ID：201203097927921175

半導体パッケージおよび半導体パッケージの製造方法

発明者： 小澤 隆史
出願人/特許権者： 新光電気工業株式会社
代理人 (5件)： 綿貫 隆夫 ,  岡村 隆志 ,  堀米 和春 ,  平井 善博 ,  傳田 正彦
公報種別：公開公報
出願番号（国際出願番号）：特願2010-144754
公開番号（公開出願番号）：特開2012-009655
出願日： 2010年06月25日
公開日（公表日）： 2012年01月12日
要約：

【課題】PoPパッケージの信頼性を向上する。【解決手段】PoPパッケージ10は、主面32aとその反対の裏面32bとを有する半導体チップ32と、半導体チップ32が実装された基板31と、基板31に積み重ねられた基板51と、を備えている。基板31の基板51側に設けられた外部接続パッド35に、基板51の基板31側に設けられた外部接続バンプ53が接続されて、基板31と基板53との間にギャップGが形成されている。ギャップGには、主面32aを対向させて基板31に実装した半導体チップ32と、半導体チップ32の裏面32bに貼り付けられた絶縁性フィルム32とが設けられている。【選択図】図1

請求項（抜粋）：

第1面とその反対の第2面とを有する半導体チップと、 前記半導体チップが実装された第1基板と、 前記第1基板に積み重ねられた第2基板と、 を備えた半導体パッケージであって、 前記第1基板の前記第2基板側に設けられた外部接続パッドに、前記第2基板の前記第1基板側に設けられた外部接続バンプが接続されて、前記第1基板と前記第2基板との間にギャップが形成されており、 前記ギャップには、前記第1面を対向させて前記第1基板に実装した前記半導体チップと、該半導体チップの第2面に貼り付けられた絶縁性フィルムとが設けられていることを特徴とする半導体パッケージ。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60

FI (2件)：

H01L25/08 Z ,  H01L21/60 311S

Fターム (5件)：

5F044KK02 ,  5F044LL11 ,  5F044RR17 ,  5F044RR18 ,  5F044RR19