文献

J-GLOBAL ID：201302200733434086   整理番号：13A0015380

ダミーキャパシタを用いた任意容量比のキャパシタアレイのためのミスマッチを考慮した共通重心配置法

Mismatch-Aware Common-Centroid Placement for Arbitrary-Ratio Capacitor Arrays Considering Dummy Capacitors

著者 (5件)： LIN Cheng-Wu (National Cheng Kung Univ., Tainan, TWN) ,  LIN Jai-Ming (National Cheng Kung Univ., Tainan, TWN) ,  CHIU Yen-Chih (National Cheng Kung Univ., Tainan, TWN) ,  HUANG Chun-Po (National Cheng Kung Univ., Tainan, TWN) ,  CHANG Soon-Jyh (National Cheng Kung Univ., Tainan, TWN)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 31  号： 12  ページ： 1789-1802  発行年： 2012年12月 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： スイッチト・キャパシタ回路はアナログ集積回路における信号処理の精度向上と消費電力低減の両方の目的で多用されている。その実装においては,正確な容量比をもつキャパシタアレイを実現することがきわめて重要である。キャパシタの容量は,配置構造によるシステマチックなミスマッチと,ランダムなミスマッチとによって変化するので,共通重心配置によってシステマチックなミスマッチを低減しつつ,さらに配置の分散度を最大化してランダムなミスマッチに対処しなくてはならない。本論文では,シミュレーテッド・アニーリング法といくつかのダミーユニットを用いてミスマッチを考慮した配置を行う方法を提案する。ペア・シーケンス表現を用いて配置を記録した。実験の結果,酸化物の勾配によるミスマッチの減少など,従来方法に対する優位性が確認された。

シソーラス用語： *薄膜コンデンサ ,  *アナログ集積回路 ,  位置 ,  *配置設計 ,  レイアウト ,  *アレイ回路 ,  不整合 ,  SC回路 ,  *ダミー
準シソーラス用語： MOSキャパシタ ,  アナログVLSI ,  *シミュレーテッドアニーリングアルゴリズム ,  *スイッチトキャパシタ ,  *集積回路レイアウト ,  *重心位置

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (4件)： ダミー ,  キャパシタ ,  ミスマッチ ,  重心