文献

J-GLOBAL ID：201302202385986366   整理番号：13A0012172

動的再構成可能回路におけるJPEGエンコーダ設計とその評価

JPEG Encoder Design and its Evaluation for Dynamic Reconfigurable Circuit

著者 (3件)： 澤野肇 (近畿大学理工学部電気電子工学科) ,  荒木統行 (近畿大学大学院総合理工学研究科 エレクトロニクス系工学専攻) ,  神戸尚志 (近畿大学理工学部電気電子工学科)
資料名： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
巻： 132  号： 11  ページ： 1733-1740 (J-STAGE)  発行年： 2012年 
JST資料番号： S0810A  ISSN： 0385-4221  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： システムや消費者の需要の変化に迅速に対応するために,「リコンフィギャラブル部」と既存のCPUによる命令ベースの処理を組み合わせたヘテロジーニアスなハードウェアプラットホームとその設計法が注目されている。本論文では,動的再構成可能回路の設計手法を提案し,租粒度構成によるハイブリッドアーキテクチャであるDAPDNA-2を用いてJPEGエンコーダを設計し,設計手法の評価を行った。その結果,主な機能ブロックでPE単位のパイプライン化による高速化,内部RAM活用による低消費電力化,PE利用率60%以下による回路追加・変更容易性確保,80MCU単位処理の繰り返しによる任意のサイズの画像圧縮への対応などを実現でき,本設計手法が有効であることを確認した。

シソーラス用語： *専用プロセッサ ,  JPEG ,  *符号器 ,  *ハードウェア設計
準シソーラス用語： *リコンフィギャラブルプロセッサ

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  CAD,CAM  (JE10000A)

引用文献 (18件)：

• (1) R. Hartenstein: “A decade of reconfigurable computing: a visionary retrospective”, in Proc. of DATE (2001)
• (2) L. Jozwiak, N. Nedjah, et al.: “Modern development methods and tools for embedded reconfigurable systems: A survey”, Integration, the VLSI Journal, Vol. 43, No. 1, pp. 1-33 (2010)
• (3) H. Amano: “Recent trends on Reconfigurable/Dynamically Reconfigurable Systems”, IEICE technical report, Vol. 105, No. 36, pp. 31-36 (2005) (in Japanese)
• 天野英晴:「最近のリコンフィギャラブルシステム,動的リコンフィギャラブルシステムの動向」,信学会技報,SR, Vol. 105, No. 36, pp. 31-36 (2005)
• (4) T. Kambe, et al.: “A Variable Length Vector Pipeline Architecture Design Methodology”, The proceeding of 11th Euromicro Conference on Digital System Design, pp. 665-668 (2008)

タイトルに関連する用語 (5件)： 再構成可能 ,  JPEG ,  エンコーダ ,  設計 ,  評価