文献

J-GLOBAL ID：201302207333082614   整理番号：13A0110186

A Heuristic Algorithm for LUT-based FPGA Technology Mapping using the Lower Bound for DAG Covering Problem

著者 (2件)： TAKATA T ,  MATSUNAGA Y
資料名： FPGA 10
ページ： 288-289  発行年： 2010年 
JST資料番号： I20100174  資料種別： 逐次刊行物 (A)
発行国： その他 (ZZZ)  言語： 英語 (EN)

タイトルに関連する用語 (2件)： FPGA ,  DAG