文献

J-GLOBAL ID：201302212716368671   整理番号：13A0350692

3D IC中の結合TSVのモデリング

Modeling of Coupled TSVs in 3D ICs

著者 (2件)： ENGIN A.Ege (San Diego State Univ., CA, USA) ,  RAGHAVAN N.Srinidhi (San Diego State Univ., CA, USA)
資料名： IEEE International Symposium on Electromagnetic Compatibility  (IEEE International Symposium on Electromagnetic Compatibility)
巻： 2012  ページ： 7-11  発行年： 2012年 
JST資料番号： E0041A  ISSN： 2158-110X  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOSスケーリングでは,電力の分配と消費が最初の性能制限になる。これに関連して本論文では,結合しているスルーシリコンビア(TSV)単位長当りのキャパシタンス,コンダクタンス,抵抗,インダクタンス行列を得るための解析法を示した。第1段階では,空乏層端部における等電位面を仮定して円筒キャパシタンス式を用いた。第2段階では,等価的問題のインダクタンス逆行列を基にして,スルーシリコンのキャパシタンスとコンダクタンスを計算した。これにより解析的方法で全行列要素を得た。全波3Dシミュレーションと比較すると,良好な一致を見た。この方法でMOSキャパシタンス効果も,遅波と準TEM誘電体モード波の伝搬を含むMIS伝送線路効果も,説明することができた。

シソーラス用語： *集積 ,  半導体 ,  集積回路 ,  *バイアホール ,  モデリング ,  行列 ,  CMOS
準シソーラス用語： *3D集積化 ,  IC【集積回路】 ,  *TSV【配線】

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (4件)： 3D ,  IC ,  TSV ,  モデリング