文献

J-GLOBAL ID：201302214024650027   整理番号：13A1793853

高速で完全適応可能なCRCアクセラレータ

High-Speed Fully-Adaptable CRC Accelerators

著者 (2件)： AKAGIC Amila (Dep. of Information and Computer Sci., Keio Univ.) ,  AMANO Hideharu (Dep. of Information and Computer Sci., Keio Univ.)
資料名： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻： E96-D  号： 6  ページ： 1299-1308 (J-STAGE)  発行年： 2013年 
JST資料番号： L1371A  ISSN： 0916-8532  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 巡回冗長検査(CRC)は,ディジタルネットワークと記憶装置内のディジタルコンテンツの破損を検出するために使用される,よく知られたエラー訂正スキームである。これは,性能に悪影響を与える計算集約型処理なので,FPGAを用いたハードウェアアクセラレータをテストして,満足できる性能を達成した。しかしながら,最近のネットワークと記憶装置の広範な利用は,様々なCRC規格のための様々な訂正能力を要求する。LFSR(線形フィードバックシフトレジスタ)に基づいた従来のハードウェア設計は,そのような柔軟性をもたない固定構造をもつ傾向があった。ここでは,テーブルベースのアルゴリズムに基づいた,完全適応可能なCRCアクセラレータを提案した。このテーブルベースのアルゴリズムは,ソフトウェアの実装に使用されている柔軟性のある手法である。動作速度が十分でないと信じられているので,ハードウェアに滅多に実装されていない。しかしながら,FPGAでのパイプライン構造の利用と記憶モジュールの効率的使用により,テーブルベースの固定CRCアクセラレータが,従来の実装と比較して優れた性能を実現したことを明らかにした。この実装に基づいて,数多くの非適応CRC実装の必要性を無くした完全適応可能CRCアクセラレータを提案した。アクセラレータは任意数の入力データの処理と,実行時間中に65ビットまでの多項式生成器で,任意の既知のCRC規格のためのCRCを生成する能力をもっていた。さらに,空間複雑度をO(nm)からO(n)へ縮減するために,テーブル生成アルゴリズムを修正した。Xilinx Virtex 6 LX550Tボード上の完全適用可能アクセラレータは,もしBRAMが配置される場合は,283.1MHzで最大289.8Gbpsを実現するために1から2%の面積を,あるいは,テーブルが論理内に実装される場合は,408.9MHzで418Gbps用に1.6~14%の面積を占めた。提案したアーキテクチャは,さらに一度に処理される入力ビット数Mを増大することにより,スループットの拡大を可能にした。(翻訳著者抄録)

シソーラス用語： *検査 ,  誤り訂正 ,  FPGA ,  *加速器 ,  ハードウェア ,  高速計算 ,  シフトレジスタ ,  パイプライン演算
準シソーラス用語： *CRC【エラーチェック】 ,  LFSR ,  エラー訂正 ,  *ハードウェアアクセラレータ ,  巡回冗長検査

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  計算機網  (JC03000K)

引用文献 (13件)：

• BERRY, F. L. A systematic approach to building high performance software-based CRC generators. ISCC'05 : Proc. 10th IEEE Symposium on Computers and Communications, 2005. 2005, 855-862
• BORRELLI, C. IEEE 802.3 Cyclic Redundancy Check. http://www.xilinx.com.support/documentation/application_notes/xapp209.pdf
• SARWATE, D. V. Computation of cyclic redundancy checks via table look-up. Commun. ACM. 1988, 31, 8, 1008-1013
• GAMPOBELLO, G. Parallel CRC realization. IEEE Trans. Comput. 2003, 52, 10, 1312-1219
• HENRIKSSON, T. Implementation of fast CRC calculation. Proc. Asia and South Pacific Design Automation Comference (ASP-DAC) 2003, Jan. 2003, 563-564

タイトルに関連する用語 (3件)： 適応 ,  CRC ,  アクセラレータ