文献
J-GLOBAL ID:201302224254816671   整理番号:13A1793827

FinFETデバイスに基づく断熱回路の漏れ電力削減

Leakage Power Reduction of Adiabatic Circuits Based on FinFET Devices
著者 (4件):
資料名:
巻: E96-C  号:ページ: 1068-1075 (J-STAGE)  発行年: 2013年 
JST資料番号: L1370A  ISSN: 0916-8524  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
縮小する技術で,漏れ電力は総電力消費の重要な部分になる。比較的大きな漏れ電流は,断熱回路のエネルギ回収能力を弱め,低電力設計の分野における静的CMOSと比較して,その優位性を低減する。本論文では,筆者らは,FinFETデバイス(SG,LPとIG)の異なる動作モードを合理的に利用することにより,大きな漏れ電力削減を得るためにFinFETデバイスに基づく3つのタイプの断熱回路(2N2N2P,IPALとDCPAL)を再構築した。FinFET断熱回路の利点を実証するために,16ビット断熱加算器を調査した。予測技術モデル(PTM)は,32nmバルクMOSFETとFinFETデバイスのために使用され,シミュレーションのすべては,HSPICEに基づいている。結果は,提案のFinFET断熱回路が,バルクMOSFETのものと比較して電力消費の大幅な削減(SGモードFinFETに対して60%以上,LPモードFinFETに対して80%以上)を有することを立証した。さらに,FinFET断熱回路は,またクロック源のより高い限界周波数とより良い雑音イミュニティを有する。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ 
引用文献 (19件):
もっと見る
タイトルに関連する用語 (3件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る