文献

J-GLOBAL ID：201302224457712650   整理番号：13A0642210

論理回路シミュレーションによるCMOS符号誤り率測定回路の基本検討

Basic Examination for CMOS Bit Error Rate Detection Circuits though the Logical Circuit Simulations

著者 (3件)： 大川典男 (東京都産業技高専) ,  大島慶太 (東京都産業技高専) ,  芹澤和明 (東京都産業技高専)
資料名： 東京都立産業技術高等専門学校研究紀要  (Research Reports of Tokyo Metropolitan College of Industrial Technology)
号： 7  ページ： 77-81  発行年： 2013年03月 
JST資料番号： Z0842B  ISSN： 1883-1990  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 光通信システムの総合評価に用いられる符号誤り率測定回路を経済的に構成するため,能動素子に短ゲート化の進展により高速化が期待できるCMOSFETを用いた構成について三つの基本機能について検討し,論理回路シミュレーションにより動作確認を行った。三つの基本機能とは,同期引き込み機能,エラーカウント機能,および同期はずれ監視機能のことである。つぎに,符号誤り率測定回路の各機能を接続し,論理シミュレーションにより総合的な動作確認を行い,所望の機能を実現できる見通しを得た。

シソーラス用語： 論理回路 ,  *論理シミュレーション ,  *CMOS構造 ,  *符号誤り ,  *誤り率 ,  *誤り検出 ,  *光通信 ,  ヒ化ガリウム ,  化合物半導体 ,  MESFET ,  MOSFET ,  電力消費 ,  高速度 ,  SPICEプログラム ,  回路シミュレーション ,  ランダム信号
準シソーラス用語： BER【誤り率】 ,  PRBS ,  PSpice

分類 (1件)： 光通信方式・機器  (ND10000B)

タイトルに関連する用語 (5件)： 論理回路 ,  シミュレーション ,  CMOS ,  符号誤り率 ,  測定回路