直接結合網のルータ回路におけるバッファのリンク間共有法の提案

深瀬尚久; 三浦康之; 渡辺重佳

文献

J-GLOBAL ID：201302229965851315 整理番号：13A0012165

直接結合網のルータ回路におけるバッファのリンク間共有法の提案

Link-Sharing Method of Buffer in Router Circuit of Direct-Connection Network

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=13A0012165&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=13A0012165&from=J-GLOBAL&jstjournalNo=S0810A") }}

著者 (3件)： , ,
資料名：
巻： 132 号： 10 ページ： 1675-1688 (J-STAGE) 発行年： 2012年
JST資料番号： S0810A ISSN： 0385-4221 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：日本 (JPN) 言語：日本語 (JA)

近年,チッブ内の回路をネットワークで結合するNoC(Network on Chip)が注目されている,NoCでは,パケットの流れを制御するルータ回路の性能によってシステム全体の性能が大きく左右されるため,ルータ内におけるパケットを平滑化するのに,各物理リンクまたは仮想チャネルに対して,バッファメモリが設けられている。このメモリを効率的に使用するため,著者らは,マルチポートメモリの利用による,複数の物理リンクにまたがる共有法を検討した。そして,少ないハードウェアで実装でき,かつ性能が低下しない新しい実装法として,共有メモリを複数のブロックに分割して共有する「ブロック単位共有」を提案した。その性能とハードウェアコストの評価を行った結果,これまでのフリット単位の共有に比べて,より少ないハードウェアコストで実装できることが確認できた。また,従来法のようなチャネル間の共有に比べ,より高い通信性能を実現できることも確認できた。

, , , , , ,
,

半導体集積回路

引用文献 (22件)：

NI, M. A Survey of Wormhole Routing Techniques in Direct Networks. Proc of the IEEE. 1993, 81, 2, 62-76
KUMARY, A. A 4.6Tbits/s 3.6GHz single-cycle NoC router with a novel switch allocator in 65nm CMOS. 25th International Conference on Computer Design (ICCD 2007), 10. 2007, 63-70
MIURA, Y. Adaptive Routing Algorithms and Implementation for Interconnection Network TESH for Parallel Processing. The 35th IEEE Conference on Local Computer Networks (LCN), 2010. 2010
SO, T. C. Speculative Selection in Adaptive Routing on Interconnection Networks. 情報処理学会論文誌, コンピューティングシステム. 2003, 44, 147-156
FRAZIER, G. L. The design and implementation of a multiqueue buffer for VLSI communication switches. Proceedings of the International Conference on Computer Design Cambridge, Massachusetts, 1989-10. 1989, 466-471

, , , ,

前のページに戻る