文献

J-GLOBAL ID：201302238148235806   整理番号：13A1339740

1GHz,8bitサブレンジング型AD変換器(2)-評価結果と不良解析-

1-GHz, 8-bit Subranging ADC (2)-Experimental Results and Failure Analysis-

著者 (5件)： 吉村渉 (鹿児島大 大学院理工学研究科) ,  岩元雅太郎 (鹿児島大 大学院理工学研究科) ,  下薗太 (鹿児島大 大学院理工学研究科) ,  田平大基 (鹿児島大 大学院理工学研究科) ,  大畠賢一 (鹿児島大 大学院理工学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 112(ICD2013 24-46)  ページ： 107-112  発行年： 2013年06月27日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 抵抗ラダーを使用しない極低電力AD変換器のアーキテクチャ,低電力閾値調整回路,オフセットドリフト補償などの技術を適用した8bitサブレンジング型AD変換器を65nm CMOS技術で試作した。評価の結果,入力レンジの端で伝達特性がずれており,大きな誤差が発生していることがわかった。解析の結果,容量DACにおけるMOM容量のミスマッチが原因であることを明らかにした。また,誤差の小さい入力レンジの中央部に限定して評価を行った結果,SNDR=41.8dB,FOM=61fJ/conv.-stepの性能が得られた。さらに,60°Cの温度変化でもオフセットドリフトによる誤差の増加を0.3LSBに抑えられることも確認できた。(著者抄録)

シソーラス用語： *AD変換器 ,  *消費電力 ,  ナノテクノロジー ,  CMOS構造 ,  誤差 ,  評価試験 ,  ドリフト ,  キャリブレーション ,  レイアウト ,  等価回路 ,  *故障解析
準シソーラス用語： *サブレンジング型AD変換器 ,  ナノメータテクノロジー ,  *低消費電力 ,  *不良解析

分類 (3件)： AD・DA変換回路  (NC05080M) ,  エネルギー消費・省エネルギー  (LD01000B) ,  信頼性  (KB04040H)

タイトルに関連する用語 (3件)： AD変換器 ,  評価 ,  不良解析