文献

J-GLOBAL ID：201302238241170250   整理番号：13A0349436

65nm LP CMOSにおける10Gb/s 10mW 2タップ再構成可能プリエンファシス送信機

A 10Gb/s 10mW 2-Tap Reconfigurable Pre-Emphasis Transmitter in 65nm LP CMOS

著者 (4件)： LU Yue (Univ. California, Berkeley) ,  JUNG Kwangmo (Univ. California, Berkeley) ,  HIDAKA Yasuo (Fujitsu Lab. America) ,  ALON Elad (Univ. California, Berkeley)
資料名： Proceedings of the IEEE Custom Integrated Circuits Conference  (Proceedings of the IEEE Custom Integrated Circuits Conference)
巻： 2012  ページ： 100-103  発行年： 2012年 
JST資料番号： H0843A  ISSN： 0886-5930  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

シソーラス用語： *送信機 ,  *予等化 ,  ナノメータ加工 ,  伝送速度 ,  *ディジタル通信
準シソーラス用語： CMOS集積回路 ,  ハードウェアアキテクチャ ,  高速通信 ,  再構成可能システム ,  低消費電力 ,  電圧モード ,  電子回路設計

分類 (1件)： 通信方式一般  (ND07010E)

タイトルに関連する用語 (6件)： LP ,  CMOS ,  タップ ,  再構成可能 ,  プリエンファシス ,  送信機