文献

J-GLOBAL ID：201302238247885464   整理番号：13A1128539

ナノエレクトロニクスクロスバーアーキテクチャに関する欠陥許容範囲論理マッピングの範囲最適化

Coverage Optimization for Defect-Tolerance Logic Mapping on Nanoelectronic Crossbar Architectures

著者 (2件)： Yuan Bo (Natural Inspired Computation and Applications Lab, Joint USTC-Birmingham Res. Inst. in Intelligent Computation and ...) ,  Li Bin (Natural Inspired Computation and Applications Lab, Joint USTC-Birmingham Res. Inst. in Intelligent Computation and ...)
資料名： Journal of Computer Science and Technology  (Journal of Computer Science and Technology)
巻： 27  号： 5  ページ： 979-988  発行年： 2012年 
JST資料番号： W0182A  ISSN： 1000-9000  CODEN： JCTEEM  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： 対応するナノアーキテクチャを用いたナノデバイスの出現は,従来のリソグラフィーベースのCMOS集積回路を補うか,または取り替えさえすると予想される,一方,また,高い歩留まりの重大な挑戦に直面している。本論文では,ナノエレクトロニクスクロスバーアーキテクチャ機能設計の様々の欠陥許容範囲論理マッピングアルゴリズムの最も重要な評価基準の1つとして新規に重み付けした範囲を定義する。この新基準が,以前のYellambalase他によって発表されたものより,より正確に与えられた論理機能によって必要とされるクスクロスバーモジュールの個数を計算できることを実験によって立証する。新基準に基づいて,遺伝的アルゴリズム(GA)に基づく新規に効果的マッピングアルゴリズムを提案する。最先端の貪欲なマッピングアルゴリズムと比べて,提案したアルゴリズムが,様々のスケールと歩留まりの問題の検査に関する実験においてかなり良い有効性とロバスト性に示して,大規模と高い歩留まりの問題に関しては優れた性能が観察された。Data from the ScienceChina, LCAS. Translated by JST

シソーラス用語： *電子技術 ,  計算機アーキテクチャ ,  写像 ,  許容範囲 ,  遺伝的アルゴリズム ,  半導体集積回路 ,  リソグラフィー ,  固体素子 ,  ロバスト性 ,  設計 ,  評価基準
準シソーラス用語： *ナノエレクトロニクス ,  アーキテクチャ ,  マッピング ,  CMOS集積回路 ,  ナノデバイス ,  機能設計

分類 (1件)： 人工知能  (JE08000Z)

タイトルに関連する用語 (5件)： 欠陥 ,  許容範囲 ,  論理 ,  マッピング ,  最適化