文献

J-GLOBAL ID：201302238868753561   整理番号：13A0015161

サブ20nm NANDフラッシュメモリアレイシミュレーションのためのPSPモデルを使った正確なコンパクトモデリング

Accurate Compact Modeling for Sub-20-nm NAND Flash Cell Array Simulation Using the PSP Model

著者 (10件)： JEON Jongwook (Samsung Electronics Co., Ltd., Hwaseong, KOR) ,  PARK Il Han (Samsung Electronics Co., Ltd., Hwaseong, KOR) ,  KANG Myounggon (Samsung Electronics Co., Ltd., Hwaseong, KOR) ,  HAHN Wookghee (Samsung Electronics Co., Ltd., Hwaseong, KOR) ,  CHOI Kihwan (Samsung Electronics Co., Ltd., Hwaseong, KOR) ,  YUN Sunghee (Samsung Electronics Co., Ltd., Hwaseong, KOR) ,  YANG Gi-Young (Samsung Electronics Co., Ltd., Hwaseong, KOR) ,  LEE Keun-Ho (Samsung Electronics Co., Ltd., Hwaseong, KOR) ,  PARK Young-Kwan (Samsung Electronics Co., Ltd., Hwaseong, KOR) ,  CHUNG Chilhee (Samsung Electronics Co., Ltd., Hwaseong, KOR)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 59  号： 12  ページ： 3503-3509  発行年： 2012年12月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： フラッシュメモリのセルサイズが縮小するにつれて多重閾電圧の余裕が無くなり,セル間干渉が問題になる。チャネルポテンシャルに基づいたFGフラッシュセルのコンパクトモデルを開発した。ブーストチャネポテンシャルを示せるので,フラッシュセルのモデル化には閾値電圧モデルよりも表面ポテンシャルモデルが適している。セル間結合,Fowler-Nordheimトンネリング,リーク電流式をVerilog-Aコンパクトモデルに採り込んだ。PSPモデルのチャネルポテンシャル計算は,チャネル結合とブーストチャネルに関連するリーク電流の正確なモデリングを可能にしている。そして,3D TCADとSPICEシミュレーションによるモデルパラメータ抽出手順を示した。シミュレーション結果はサブ20nm NANDセルの測定データと良く一致した。

シソーラス用語： 技術 ,  Fowler-Nordheimトンネリング ,  漏れ電流 ,  *フラッシュメモリ ,  SPICEプログラム ,  *シミュレーション ,  電磁干渉 ,  シミュレーションモデル ,  表面電位
準シソーラス用語： NANDフラッシュメモリ ,  *コンパクトモデリング ,  コンパクトモデル ,  セル間干渉 ,  リーク電流 ,  表面ポテンシャル

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： サブ ,  NANDフラッシュメモリ ,  アレイ ,  シミュレーション ,  PSP ,  モデル ,  コンパクトモデリング