文献

J-GLOBAL ID：201302240223200856   整理番号：13A0078722

低複雑性ソフト入力ソフト出力低密度パリティチェックデコーダのフィールドプログラマブルゲートアレイ実装

Field programmable gate arrays implementations of low complexity soft-input soft-output low-density parity-check decoders

著者 (3件)： ARNONE L. J. (Mar del Plata Univ., Mar del Plata, ARG) ,  MOREIRA J. Castineira (Mar del Plata Univ., Mar del Plata, ARG) ,  FARRELL P. G. (Lancaster Univ., Lancaster, GBR)
資料名： IET Communications  (IET Communications)
巻： 6  号： 12  ページ： 1670-1675  発行年： 2012年08月14日 
JST資料番号： E0699D  ISSN： 1751-8628  資料種別： 逐次刊行物 (A)
発行国： イギリス (GBR)  言語： 英語 (EN)

タイトルに関連する用語 (7件)： 低複雑性 ,  ソフト ,  低密度 ,  パリティチェック ,  デコーダ ,  フィールドプログラマブルゲートアレイ ,  実装