抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
SAR(逐次比較レジスタ) ADCの配置面積は,DACキャパシタアレイによって大部分が占用されている。2進加重NビットDAC用には2
N個の整合単位キャパシタがあるから,小形の単位キャパシタの選択は,キャパシタアレイの配置面積低減には重要であり,従って寸法制約のある埋め込み型又はウエアラブル応用のためのSAR ADCの総面積を減らすことになる。本稿では,キャパシタアレイの整合誤差と熱雑音を,最小単位キャパシタを決定するために全SAR ADCについてシステム的に考慮した。統計的解析では,キャパシタアレイの整合誤差は与えられたプロセスの整合パラメータだけでなく,設計の信頼水準にも依存することを示しており,更に,熱雑音解析は,キャパシタアレイの熱雑音がキャパシタアレイの単位キャパシタや全キャパシタンスの何れとも等しくないことを示した。10ビットDACの整合誤差と熱雑音に関する計算では,整合誤差は7倍大きいが,1/8の誤差バジェットを費消する熱雑音を高信頼度最小単位キャパシタンス決定に関して無視すべきではないことを示した。整合誤差と熱雑音の両方を考慮する時の最小値を見付けるための反復アルゴリズムを提案した。0.35μm CMOSプロセスで89.44fFのポリポリ(poly-poly)単位キャパシタを採用した10ビットSAR ADCが本手法の正しいことを示した。Copyright 2013 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.