文献

J-GLOBAL ID：201302240699430787   整理番号：13A0308012

FPGAにおける3D抵抗メモリ技術の設計とアーキテクチャー評価

Design and Architectural Assessment of 3-D Resistive Memory Technologies in FPGAs

著者 (10件)： GAILLARDON Pierre-Emmanuel (Ecole Polytechnique Federale de Lausanne, Lausanne, CHE) ,  SACCHETTO Davide (Ecole Polytechnique Federale de Lausanne, Lausanne, CHE) ,  BENEVENTI Giovanni Betti (Commissariat a l’Energie Atomique et aux Energies Alternatives, Grenoble, FRA) ,  BENEVENTI Giovanni Betti (Univ. Bologna, Bologna, ITA) ,  BEN JAMAA M. Haykel (Commissariat a l’Energie Atomique et aux Energies Alternatives, Grenoble, FRA) ,  PERNIOLA Luca (Commissariat a l’Energie Atomique et aux Energies Alternatives, Grenoble, FRA) ,  CLERMIDY Fabien (Commissariat a l’Energie Atomique et aux Energies Alternatives, Grenoble, FRA) ,  O’CONNOR Ian (Ecole Centrale de Lyon, Ecully, FRA) ,  O’CONNOR Ian (Ecole Polytechnique de Montreal, QC, CAN) ,  DE MICHELI Giovanni (Ecole Polytechnique Federale de Lausanne, Lausanne, CHE)
資料名： IEEE Transactions on Nanotechnology  (IEEE Transactions on Nanotechnology)
巻： 12  号： 1  ページ： 40-50  発行年： 2013年01月 
JST資料番号： W1355A  ISSN： 1536-125X  CODEN： ITNECU  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 相変化ランダムアクセスメモリ(PCRAM)あるいは酸化物ベース抵抗性ランダムアクセスメモリ(OxRRAM)のような新不揮発性メモリ(ENVM)は,多くの応用においてフラッシュ及びスタティックランダムアクセスメモリを置き換える有力な候補である。ここではENVMを用いたフィールドプログラマブルゲートアレイ(FPGA)のためのビルディングブロックの新しいセットを導入する。ENVMに基づく構成ポイント,プログラミングの複雑さを減少させた参照用テーブル構造,そして高性能転換器配置を提案する。これらのブロックは正規のフラッシュ実装に対して面積と書き込み時間の改善が,それぞれ3×と33×であることを示す。FPGAにおける設計ブロックを集積することによって,1セットのベンチマーク回路において面積減少と遅延減少が,それぞれ28%と34%までになることを実証する。この減少はENVM 3D集積とその低オン抵抗状態値によるものである。最後に,この技術の多くのフレーバを概観し,面積と遅延の最も良い結果はPt/TiO₂/Pt積層で得られ,一方,最も低い漏れ電力はInGeTe積層で達成されることを示す。

シソーラス用語： *FPGA ,  *三次元 ,  回路モジュール ,  *RAM【メモリ】 ,  不揮発性メモリ ,  回路パターン形成 ,  電流電圧特性 ,  シミュレーション
準シソーラス用語： 3D ,  ビルディングブロック

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： FPGA ,  3D ,  抵抗メモリ ,  設計 ,  アーキテクチャー ,  評価